Основы бортовых вычислительных машин
 Скачать 3.2 Mb.
|
|
Задание для самостоятельной работы 1. Синтезировать двоично-десятичный дешифратор для наборов 1 и 8 на логических элементах «2И-НЕ». 2. Синтезировать двоично-десятичный дешифратор для наборов 1 и 8 на логических элементах «2ИЛИ-НЕ». 3. Синтезировать двоично-десятичный дешифратор для наборов 2 и 7 на логических элементах «3И-НЕ». 4. Синтезировать двоично-десятичный дешифратор для наборов 2 и 7 на логических элементах «3ИЛИ-НЕ». 5. Синтезировать двоично-десятичный дешифратор для наборов 3 и 6 на логических элементах «4И-НЕ». 6. Синтезировать двоично-десятичный дешифратор для наборов 3 и 6 на логических элементах «4И-НЕ». 7. Синтезировать двоично-десятичный дешифратор для наборов 4 и 5 на логических элементах «2И-НЕ». 8. Синтезировать двоично-десятичный дешифратор наборов 4 и 5 на логических элементах «2ИЛИ-НЕ». 94 3.1.2 Преобразователи кодов. Шифраторы Шифраторы выполняют функцию обратную дешифраторам, т.е. преобразуют унитарный код в двоичный или двоично-десятичный. На практике часто возникает необходимость и других преобразований кодов. Например, числовая информация в БВМ может храниться в прямом коде, а выполнение отдельных операций выгоднее с точки зрения аппаратурных затрат производить в обратном и - дополни- тельном кодах. Следовательно, возникает необходимость преобразо- вать прямой код числа в обратный или дополнительный, а затем, после выполнения операции, произвести обратные преобразования. Рассмотрим методику синтеза преобразователей кода на приме- ре преобразователя прямого кода в обратный. Значения положительных чисел хранятся в памяти БВМ в виде прямых машинных кодов [ ] 0 1 а ... а а А т п пк − = , где а п - цифра знакового разряда (нуль, если А >0; единица, если А < 0). Преобразователь прямого кода в обратный должен иметь ( п + 1) - входов и (п + 1) - выходов. На входы преобразователя подаются сиг- налы, отображающие цифры i а прямого кода, а на выходах образуют- ся сигналы, отображающие цифры * i a обратного кода. Причем, если a n = 0, то * i a = i а , а если a n = 1, то значение разряда инвертируется, т.е. * i a = i а . Такому алгоритму соответствует таблица истинности и пе- реключательная функция преобразователя i - го разряда, представ- ленные на рисунке 3.5. α а п i а * i a 0 0 0 0 1 0 1 1 2 1 0 1 3 1 1 0 Рисунок 3.5 Таблица истинности и переключательная функция преобразователя прямого кода в обратный * i n i n i a a a a a = ⋅ ∨ ⋅ 95 Структурная схема такого преобразователя представлена на ри- сунке 3.6. Рисунок 3.6 Для упрощения конструкции преобразователя используется па- рафазный входной сигнал (все входные переменные поступают как в прямом, так и в инверсном виде). Другой пример преобразователей кодов - преобразователь дво- ичного кода в код Грея. Код Грея используется в датчиках углового перемещения и обеспечивает измерение угла с меньшими, чем обыч- ный двоичный код ошибками. Таблица истинности преобразователя трехразрядного двоичного кода (х 2 , x 1 , х 0 ) в трехразрядный код Грея (у 2 , у 1 , у 0 ) приведена в таб- лице 3.1. Таблица 3.1 – Таблица соответствия двоичного кода и кода Грея Входной двоичный код Выходной код Грея Номер набо- ра х 2 х 1 х 0 у 2 у 1 у 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 2 0 1 0 0 1 1 3 0 1 1 0 1 0 4 1 0 0 1 1 0 5 1 0 1 1 1 1 6 1 1 0 1 0 1 7 1 1 1 1 0 0 96 Переключательные функции в СДНФ и МДНФ имеют вид: . x x x x x x x x x x x x x x x x x x у ; x x x x x x x x x x x x x x x x x x у ; x x x x x x x x x x x x x у 2 1 0 1 0 1 0 1 2 0 1 2 0 1 2 0 1 2 0 1 2 1 2 1 2 0 1 2 0 1 2 0 1 2 0 1 2 1 2 0 1 2 0 1 2 0 1 2 0 1 2 2 ⊕ = ∨ = ∨ ∨ ∨ = ⊕ = ∨ = ∨ ∨ ∨ = = ∨ ∨ ∨ = Реализация преобразователя на базе сумматоров по модулю 2 показана на рисунке 3.7 Рисунок 3.7 Наиболее часто используемые преобразователи кодов реализу- ются в виде интегральных микросхем (ИС). На рисунке 3.8 слева по- казан шифратор 8 → 3 (ИС 155 ИВ1). Назначение сигналов Е – сигнал включения шифратора; G – сигнал, свидетельствующий о наличии хотя бы одного возбужденного входа; Е0 – выходной сигнал, свиде- тельствующий об отсутствии возбужденных входов. Справа на ри- сунке 3.8 показан шифратор 9 → 4 (ИС 555ИВ3). Рисунок 3.8 97 Задания для самостоятельной работы 1. Синтезировать шифратор унитарного кода в двоичный код семисегментного индикатора для цифр 1 и 8 на логических элементах «2И-НЕ». 2. Синтезировать шифратор унитарного кода в двоичный код семисегментного индикатора для цифр 1 и 8 на логических элементах «2ИЛИ-НЕ». 3. Синтезировать шифратор унитарного кода в двоичный код семисегментного индикатора для цифр 2 и 7 на логических элементах «2И-НЕ». 4. Синтезировать шифратор унитарного кода в двоичный код семисегментного индикатора для цифр 2 и 7 на логических элементах «2ИЛИ-НЕ». 5. Синтезировать шифратор унитарного кода в двоичный код семисегментного индикатора для цифр 3 и 6 на логических элементах «2И-НЕ». 6. Синтезировать шифратор унитарного кода в двоичный код семисегментного индикатора для цифр 3 и 6 на логических элементах «2ИЛИ-НЕ». 7. Синтезировать шифратор унитарного кода в двоичный код семисегментного индикатора для цифр 4 и 5 на логических элементах «2И-НЕ». 8. Синтезировать шифратор унитарного кода в двоичный код семисегментного индикатора для цифр 4 и 5 на логических элементах «2ИЛИ-НЕ». 3.1.3 Многоразрядные схемы сравнения Многоразрядные схемы сравнения используются для сравнения и определения идентичности двух или нескольких п - разрядных дво- ичных слов. Принципы построения и способы технической реализации мно- горазрядных схем сравнения рассмотрим на следующем примере. Пусть на п выходах каких-то двух устройств формируются два п- разрядные слова 0 1 1 a a ... а А n − = и 0 1 1 b b ... b B n − = 98 Требуется зарегистрировать совпадение (идентичность) этих слов. Для решения поставленной задачи необходимо иметь п- разряд- ную схему сравнения, которая путем поразрядного сравнения элемен- тов i a и i b определяет соответствие слов А и В. Поразрядное сравне- ние может быть произведено одноразрядной схемой сравнения. Таб- лица истинности и переключательная функция одноразрядной схемы сравнения приведены на рисунке 3.9. α i a i b R i (a=b) P i = i R (a ≠ b) 0 0 0 1 0 1 0 1 0 1 2 1 0 0 1 3 1 1 1 0 Рисунок 3.9 - Таблица истинности и переключательная функция одноразрядной схемы сравнения Для обнаружения совпадения i a и i b во всех разрядах слов А и В необходимо образовать конъюнкцию п - переменных R i . Таким об- разом, переключательная функция многоразрядной схемы сравнения описывается выражением: ). ( 1 0 1 0 i i i i п i i п i b a b a R У ⋅ ∨ ⋅ = = Λ Λ − = − = Функциональная схема устройства, удовлетворяющего этому выражению, показана на рисунке 3.10. Входной сигнал подается па- рафазным способом (в прямом и инверсном виде). i i i i i i i i i i i i i i i i i b a b a b a b a b a R P ; b a b a R ⊕ = ⋅ ∨ ⋅ = = ⋅ ∨ ⋅ = = ⋅ ∨ ⋅ = 99 Рисунок 3.10 3.2 Цифровые коммутаторы 3.2.1 Мультиплексоры Мультиплексором или цифровым коммутатором называется устройство, выполняющее операцию передачи сигнала (или кода) с каждой из заданных ее входным адресом линий (или шины) в выход- ную линию (шину). Мультиплексоры часто называют селекторами данных (Data Selector/ Multiplexer). Мультиплексоры широко применяются во всех отраслях радио- техники, занимающихся сбором и обработкой информации в цифро- вом виде. Структура мультиплексора определяется требованиями к алго- ритму организации связи между источниками и потребителями ин- формации. Мультиплексоры могут быть стробируемыми (синхрон- ными) и нестробируемыми (асинхронными). Наиболее широко при- меняются стробируемые мультиплексоры. Передача информации в них происходит при наличии на входе синхронизации сигнала С = 1. Принцип работы мультиплексора рассмотрим на примере муль- типлексирования четырех одноразрядных сигналов: х 0 , х 1 , х 2 , х 3 ,. Вхо- ды х i называются информационными. Входы а i — адресными, они задают номер входного сигнала, который необходимо передать на 100 выход z . Работа мультиплексора задается таблицей истинности (таб- лица 3.2). Таблица 3.2 C a 1 a 0 z 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 x 0 1 0 1 x 1 1 1 0 x 2 1 1 1 x 3 В общем случае число информационных входов может быть п, при этом число адресных входов m связано с п формулой m n 2 = В соответствии с таблицей истинности (см. таблицу 3.2) пере- ключательная функция мультиплексора имеет вид: 3 0 1 2 0 1 1 0 1 0 0 1 x C a a x C a a x C a a x C a a z ⋅ ∨ ⋅ ∨ ⋅ ∨ ⋅ = Выражение может быть преобразовано следующим образом: , 3 3 2 2 1 1 0 0 x y x y x y x y z ∨ ∨ ∨ = где ; ; ; 0 1 3 0 1 2 0 1 1 0 1 0 C a a y C a a y C a a y C a a y = = = = Выражения для 3 2 1 0 , , , y y y y соответствуют переключательным функциям выходов дешифратора. С учетом этого схема мультиплексора для случая п = 4, m = 2 представлена на рисунке 3.11. Мультиплексоры в интегральном ис- полнении имеют буквенное обозначение КП. Например, на рисунке 3.12 показан асинхронный мультиплексор 8 → 1 (ИС 155КП5). Задания для самостоятельной работы 1. Синтезировать мультиплексор, преобразующий трехразряд- ный параллельный код в последовательный на логических элементах типа «2И-НЕ». 2. Синтезировать мультиплексор, преобразующий трехразряд- ный параллельный код в последовательный на логических элементах типа «2ИЛИ-НЕ». 101 Рисунок 3.11 Рисунок 3.12 3. Синтезировать мультиплексор, преобразующий трехразряд- ный параллельный код в последовательный на логических элементах типа «3И-НЕ». 4. Синтезировать мультиплексор, преобразующий трехразряд- ный параллельный код в последовательный на логических элементах типа «3ИЛИ-НЕ». 5. Синтезировать мультиплексор с применением минимального числа логических элементов типа «И-НЕ», преобразующий восьми- разрядный параллельный код в последовательный. 6. Синтезировать мультиплексор с применением минимального числа логических элементов типа «ИЛИ-НЕ» преобразующий вось- миразрядный параллельный код в последовательный. 3.2.2 Демультиплексоры Демультиплексор выполняет обратное мультиплексору преобра- зование: сигнал, подаваемый на вход, передается в одно из заданных направлений. Простейший демультиплексор с одного направления в четыре имеет один информационный вход х, четыре выхода 3 2 1 0 , , , z z z z и два адресных входа, задающих номер активного выхода. Работа демультиплексора описывается таблицей истинности (таблица 3.3). 102 Таблица 3.3 – Таблица истинности демультиплексора C a 1 a 0 z 0 z 1 z 2 z 3 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 x 0 0 0 1 0 1 0 x 0 0 1 1 0 0 0 x 0 1 1 1 0 0 0 x Переключательные функции записываются для каждого выхода отдельно: ; ; ; 3 0 1 3 2 0 1 2 1 0 1 1 0 0 1 0 x y x a Ca z x y x a Ca z x y x a a C z x y x a a C z = = = = = = = = Сигналы 3 2 1 0 , , , y y y y разрешения передачи входного сигнала x на соответствующий выход 3 2 1 0 , , , z z z z могут быть сформированы де- шифратором. Реализованная с учетом этого схема демультиплексора представлена на рисунке 3.13. Рисунок 3.13 Выполненный в виде микросхемы демультиплексор имеет, как и дешифратор, буквенное обозначение ИД. Например, сдвоенный де- 103 мультиплексор 1 → 4 реализован в виде микросхемы 555ИД4, Услов- ное графическое обозначение демультиплексора (Demultiplexer) пока- зано на рисунке 3.14. Рисунок 3.14 Задание для самостоятельной работы 1. Синтезировать демультиплексор, преобразующий последова- тельный код в параллельный четырехразрядный на логических эле- ментах типа «ИЛИ-НЕ». 2. Синтезировать демультиплексор, преобразующий последова- тельный код в параллельный восьмиразрядный на логических эле- ментах типа «И-НЕ». 3. Синтезировать демультиплексор, преобразующий последова- тельный код в параллельный восьмиразрядный на логических эле- ментах типа «ИЛИ-НЕ». 3.2.3 Синтез комбинационных схем на мультиплексорах Переключательная функция, выполняемая мультиплексором 2 1 n → , по структуре полностью совпадает с СДНФ представления функций n переменных. Из этого следует, что любую переключа- тельную функцию n переменных можно реализовать на мультиплек- соре 2 1 n → , подав на входы i x постоянные (0 или 1) или изменяемые величины. Пусть требуется реализовать функцию ( ) f x четырех перемен- ных 3 2 1 0 , , , x x x x , заданную диаграммой Вейча (рисунок 3.15,а), на мультиплексоре 8 → 1. Такой мультиплексор имеет три адресных вхо- да, на которые можно подать три из четырех переменных. Пусть на адресные входы мультиплексора с весами 4, 2, 1 (А 2 , А 1 , А 0 ) подаются переменные 2 1 0 , , x x x соответственно. Тогда адрес входного инфор- 104 мационного канала мультиплексора будет определяться числом (2) 2 1 0 (10) ; 0...7 i a a a i = = . Клетки диаграмм Вейча четырех перемен- ных нумеруются числами (2) 3 2 1 0 (10) ; 0...15 j a a a a j = = (рисунок 3.15, б). Аналогично можно пронумеровать клетки диаграммы Вейча адре- сами каналов i мультиплексора, не учитывая переменную 3 a (рису- нок 3.15,в). 3 х 3 х 3 a 3 a 0 1 0 0 0 х 10 14 6 2 0 a 1 х 1 a 0 0 0 0 11 15 7 3 0 х 0 |