Зарубежные интегральные микросхемы широкого применения.Под ред.А.А.Чернышева.1984. Зарубежные интегральные микросхемы широкого применения.Под ред. Справочник под редакцией А. А. Чернышева москва энергоатомиздат 1984 содержание предисловие

Название	Справочник под редакцией А. А. Чернышева москва энергоатомиздат 1984 содержание предисловие
Анкор	Зарубежные интегральные микросхемы широкого применения.Под ред.А.А.Чернышева.1984.doc
Дата	16.09.2017
Размер	3.04 Mb.
Формат файла
Имя файла	Зарубежные интегральные микросхемы широкого применения.Под ред.А.doc
Тип	Справочник #8547
Категория	Электротехника. Связь. Автоматика
страница	19 из 30

1 ... 15 16 17 18 19 20 21 22 ... 30

Схемы временной задержки

Тип

U1выx, B

U0 вых, B

Нагрузочная способность

Диапазон длительности импульса

Pпот, мВт

Помехоустойчивость, В

Число схем в корпусе

Число выводов корпуса

по входу

по выходу

SN74121J(N)

2

0,8

3

10

40 нс — 28 с

200

1

1

14

SN74122J(N)

2,4

0,4

5

10

40 не — оо

140

1

1

14

SN74LS122J(N)

2

0,8

5

10

45 нс — оо

55

0,4

1

14

SN74123J(N)

2,4

0,4

5

10

45 нс — оо

154

1

2

16

SN74LS123J(N)

2

0,8

5

10

45 не — оо

100

0,4

2

16

SN74221J(N)

3,4

0,2

3

10

20 нс — 28 с

400

1,2

2

16

SN74LS221J(N)

3,5

0,25

3

10

20 нс — 70 с

23

1,2

2

16

Рпот — потребляемая мощность — значение мощности, потребляемой микросхемой от источников питания в заданном режиме;

КД — керамический DIP-корпус;

ПД — пластмассовый DIP-корпус;

КП — керамический плоский корпус.

Работа переключения — произведение среднего времени задержки распространения сигнала на потребляемую логическим элементом мощность;
Таблица 3.6. Дешифраторы

Тип

Число линий дешифрации

fзд-р.ср, нс

Рпот- ^мВт

Помехоустойчивость, В

Iвых.mаx, мA

Uвых mаx, В

Число выводов корпуса

Преобразуемые коды

входных

выходных

SN7442AJ(N)

4

10

30

140

1

55

>2,4

16

Двоично-десятичный в десятичный

SN74LS42J(N)

4

10

30

35

1

100

>2,5

16

SN7443AJ(N)

4

10

30

140

1

55

>2,4

16

—

SN7444AJ(N)

4

10

30

140

1

55

>2,4

16

—

SN7445J(N)

4

10

50

215

1

80

30

16

Двоично-десятичный в семисегментный

SN7446AJ(N)

6

8

100

320

1

40

30

16

SN7447J(N)

7

12

100

265

.1

40

15

16

SN74LS47J(N)

6

8

100

35

1

24

15

16

SN7447AJ(N)

6

8

100

320

1

40

15

16

SN7448J(N)

6

8

100

265

1

6,4

5,5

16

SN74LS48J(N)

6

8

100

125

1

6

5,5

16

SN74LS49J(N)

5

7

100

40

1

8

5,5

14

SN74LS138.KN)

3

8

22

32

—

42

>2,7

16

Дешифратор демультн плексер

SN74S138J(N)

3

8

8

245

100

>2,7

16

Продолжение табл. 3.6

Тип

Число линий дешифрации

t_зд.р.ср, нс

Pпот, МВТ

Помехоустойчивость, В

Iвых max, мА

Uвых тал, В

Число выводов корпуса

Преобразуемые коды

входных

выходных

SN74LS139J(N)

2

4

22

34

—

42

>2,7

16

Дешифратор демультиплексер

SN74S139J(N)

2

4

7,5

300

—

100

>2,7

16

SN74141J(N)

4

10

—

55

—

—

60

16

Управляет газоразрядными индикаторами

SN74145J(N)

4

10

50

215

—

80

15

16

Двоично-десятичный в десятичный

SN74154J(N)

4

16

36

170

—

57

5,5

24

—

SN74155J(N)

2

4

34

125

0,4

57

>2,4

16

—

SN74156J(N)

2

4

34

125

—

40

—

16

—

SN74246J(N)

6

8

100

320

0,4

40

30

16

-

SN74247J(N)

6

8

100

265

0,4

40

15

16

Двоично-десятичный в

семисегментный

SN74LS247J(N)

6

8

100

35

0,4

24

15

16

SN74248J(N)

6

8

100

265

0,4

6,4

5,5

16

SN74LS248J(N)

6

8

100

125

0,2

6

5,5

16

SN74249J(N)

6

8

100

265

0,4

10

5,5

16

SN74LS249J(N)

6

8

100

40

0,4

8 '

5,5

16

t_зд.р.ср — среднее время задержки распространения сигнала — интервал времени, равный полусумме времен задержки распространения сигнала при включении и выключении логической ИМС;

Kоб — коэффициент объединения по входу — число входов ИМС, по которым реализуется логическая функция;

Kраз — коэффициент разветвления по выходу — число единичных нагрузок, которое можно одновременно подключить к выходу ИМС;

U птах — помехоустойчивость — наибольшее значение напряжения помехи на входе ИМС, при котором еще не происходит изменения уровней ее выходного напряжения.
Время записи — интервал времени между началом адресного сигнала и появлением записанной информации на выходе ИМС.

Время выборки адреса — интервал времени между подачей на вход сигнала адреса и получением на выходе ИМС сигналов информации.

Схемы временной задержки служат для формирования импульсов с программируемой длительностью.

Схема SN 74121 представляет собой одновибратор с триггером Шмитта на входе. Минимальная длительность определяется внутренним времязадающим резистором, при подключении внешних резисторов и конденсаторов длительность выходного импульса изменяется от 40 не до 28 с.

Схема SN74221 состоит из двух схем типа SN74121 в одном корпусе. Схема SN74122 представляет собой одновибратор с повторным запуском и сбросом, a SN74123 — сдвоенный одновибратор с повторным запуском и сбросом.

Дешифраторы применяются для преобразования кодированной информации в соответствующий управляющий сигнал, например для дешифрации кода операции для выработки сигналов управления АЛУ, для преобразования кода адреса запоминающей ячейчи в соответствующий сигнал при записи (считывании), для управления индикаторами, шкалами, дисплеями, для выбора одного или более выходных каналов в зависимости от кода входного сигнала.

В схемах типа SN7442 — SN7444 выбирается одна линия из N выходных в зависимости от входного кода. Схемы типа SN7446 — SN7449 представляют собой дешифраторы двоично-десятичного кода в код 7-сегментного индикатора.

Регистры представляют собой устройства, предназначенные для приема, промежуточного хранения и выдачи л-разрядных чисел в процессе выполнения операций, а также для преобразования чисел с помощью сдвига. Регистры выполняются на триггерных и логических элементах, количество и тип которых в регистре определяются его назначением. Обычно регистры применяются в качестве передаточных звеньев между запоминающими устройствами и другими узлами ЭВМ. С помощью регистров можно также осуществить преобразование последовательного кода числа в параллельный и наоборот. По способу приема и передачи информации регистры подразделяются на параллельные (параллельный ввод, параллельный вывод) и параллельно-последовательные (параллельный ввод, последовательный вывод или наоборот). Операция сдвига заключается в перемещении всех цифр числа в направлении от старших к младшим разрядам (правый сдвиг) или от младших к старшим разрядам (левый сдвиг). Помимо однонаправленных регистров, т. е. регистров с левым или правым сдвигом, существуют двунаправленные, или универсальные регистры.
Таблица 3.7. Регистры

Тип

Разрядность

Максимальная рабочая частота, МГц

Pпот, мВт

t_зд.р.ср,

НС

I°вых, МА

Число выводов корпуса

Дополнительные сведения

С параллельным вводом и параллельным выводом информации

SN7495AJ(N)

4

25

195

32

16

14

Параллельный и последовательный ввод. Сдвиг вправо и влево

SN74LS95BJ(N)

4

25

65

32

4

14

SN7496J(N)

5

10

240

55

16

16

Универсальный ввод — j вывод, сброс

SN74LS96J(N)

5

10

60

55

4

16

SN74173J(N)

4

25

360

43

16

16

D-типа с выходом на шинный формирователь с 3 состояниями

SN74LS173J(N)

4

30

150

36

24

16

SN74174J(N)

6

25

325

35

16

16

—

SN74LS174J(N)

6

30

130

35

8

16

—

SN74S174J(N)

6

75

720

22

20

16

—

SN74175J(N)

4

25

225

35

16

16

D-типа — шинный формирователь

SN74LS175J(N)

4

30

90

35

8

16

SN74S175J(N)

4

75

480

22

20

16

D-типа — шинный формирователь

SN74178J(N)

4

25

230

36

16

14

Со сдвигом вправо

SN74179J(N)

4

25

230

36

16

16

С парафазным выходом

SN74LS194AJ(N)

4

25

75

30

4

16

Двунаправленный, универсальный

SN74S194J(N)

4

70

425

18

20

16

SN74195J(N)

4

30

195

30

16

16

—

SN74LS195AJ(N)

4

30

70

30

4

16

—

SN74S195J(N)

4

70

350

18

20

16

—

SN74198J(N)

8

25

360

30

16

24

Двунаправленный

SN74199J(N)

8

25

360

30

16

24

—

SN74273J(N)

8

30

470

27

16

20

8 D-триггеров со сбро-сом

SN74LS273J(N)

8

30

135

27

4

20

SN74278J(N)

4

—

400

46

16

14

Наращиваемый с входной защелкой

SN74S281J(N)

4

50

1100

55

20

24

Параллельный, двоичный аккумулятор

SN74LS295AJ(N)

4

20

70

70

4

14

Со сдвигом вправо и влево

SN74LS295BJ(N)

4

25

145

35

24

14

SN74LS299J(N)

8

35

300

35

24

20

Универсальный с хранением

SN74LS299J(N)

8

50

1200

24

20

20

Универсальный с хра- нением

SN74LS323J(N)

8

35

300

35

24

20

SN74LS373J(N)

8

40

200

27

24

20

} 8 D-триггеров с хра-| нением, выход с 3 j состояниями

SN74S373J(N)

8

80

800

13

20

20

SN74LS374J(N)

8

35

225

36

24

20

| 8 D-триггеров

SN74S374J(N)

8

75

700

18

20

20

SN74376J(N)

4

30

370

35

T6

16

4 J-K-триггера

SN74LS377J(N)

8

30

140

27

4

20

8 D-триггеров

SN74LS378J(N)

6

30

110

27

4

16

—

SN74LS379J(N)

4

30

75

27

8

16

4 D-триггера

SN74LS395J(N)

4

25

75

32

4

16

Наращиваемый, выход с 3 состояниями

SN74LS395AJ(N)

4

25

145

35

24

16

Со сдвигом вправо и влево, наращиваемый, выход с 3 состояниями

Продолжение табл. 3.7

Тип

Разрядность

Максимальная рабочая частота, МГц

P_ПОТ,

мВт

t_зд.р.ср, нс

Число выводов корпуса

Дополнительные сведения

SN74LS396J(N)

2X4

30

200

30

8

—

—

С последовательным вводом и последовательным выводом информации

SN7491AJ(N)

8

10

175

40

16

14

— —

SN74I..S9!J(N)

8

10

60

40

4

14

, —

SN7494J(N)

4

10

175

40

18

16

—

С параллельным вводом и последовательным выводом информации

SN74LS165J(N)

8

25

180

40

8

16

SN74I66J(N)

8

25

360

30

16

16.

—

SN74LS1G6J(N)

8

25

190

35

8

16

- —

С последовательным вводом и параллельным выводом информации

SN741G4.I(N)

8

25

168

42

8

14

SN74LS1G4J(N)

8

25

80

36

4

14

—

SN74LS322J(N)

8

—

—

—

4

20

—

SN74LS673J(N)

16

—

—

—

Счетчики предназначены для счета импульсов, посту.тающих на его вход. Они используются для образования последовательности адресов команд, для счета числа циклов выполнения операций. Счетчики в зависимости от способа кодирования бывают двоичные или десятичные и по назначению делятся на простые (суммирующие или вычитающие) и реверсивные. Простые счетчики имеют переходы от предыдущего состояния к последующему только в одном направлении. Такие счетчики могут суммировать импульсы или вычитать их. Реверсивные счетчики имеют переходы в двух направлениях (прямом и обратном). Двоичный счетчик обычно состоит из ряда последовательно соединенных тригтерных ячеек, управляемых по счетному входу. Каскад десятичного счетчика (декада) обычно состоит из четырех триггеров с обратными связями.

Умножитель — устройство для умножения двух n-разрядных чисел и выдачи результата в виде 2n-разрядного числа. Умножители содержат матрицу элементов асинхронного умножения, два входных регистра операндов и два выходных регистра, один из которых принимает старшие разряды произведения, а другой — младшие.

Каждый элемент умножительной матрицы содержит схему получения однобитового произведения и схему полного сумматора для сложения этого произведения с суммами и переносами от других элементов матрицы. Такую структуру имеют, например, быстродействующие умножители MPY8, MPY12, MPY16, MPY24 фирмы TRW (США). В умножителях типа TDC1008, TDC1010 этой же фирмы добавлен регистр-аккумулятор.

Сумматор представляет собой устройство, производящее суммирование двух чисел с выдачей результата и сигнала переноса в старшие разряды.

Отечественные аналоги микросхем серии SN74 фирмы Texas Instr. приведены.в табл. 3.12.
1 ... 15 16 17 18 19 20 21 22 ... 30