Основы электротехники. Учебник для высшего профессионального образования вт. Еременко, А. А. Рабочий, А. П. Фисун и др под общ ред вт. Еременко. Орел фгбоу впо Госуниверситет унпк, 2012. 529 с
 Скачать 7.28 Mb.
|
|
22.7. Структурная схема РПЗУ-ЭС (EPROM) В РПЗУ-ЭС обеспечиваются четыре режима работы хранение, считывание, стирание, запись (программирование. Для выполнения этих режимов РПЗУ содержит все элементы, необходимые для работы микросхемы в качестве ПЗУ матрицу элементов памяти (ЭП), дешифраторы кода адреса строки столбцов, устройство ввода-вывода (УВВ), устройство управления. Кроме этих узлов в схеме имеются функциональные узлы, обеспечивающие работу схемы в режимах стирания и программирования (записи селектор (блок ключей выбора столбцов, коммутаторы режимов и формирователи импульсов напряжения требуемой амплитуды и длительности из напряжения программирования (рис. 22.10). Сигналы управления имеют следующее назначение - PR – разрешение режима записи (программирования - RD – разрешение чтения (считывания - ER – разрешение стирания - CS – выбор микросхемы. Рис. 22.10. Структурная схема репрограммируемого ПЗУ с электрической записью истиранием) (микросхема КР1601РР3) Селектор выбирает из 128 разрядного кода на своем входе 8 разрядов, выдаваемых на выход через УВВ. Селектором управляют 4 младшие разряда адресного кода, которые после дешифрации обеспечивают выборку одного разрядного слова из 16 слов, содержащихся в выбранной строке. Многие микросхемы группы ЭС допускают адресное стирание избирательное построчное стирание по адресу. При эксплуатации микросхем РПЗУ необходимо обеспечить требуемый порядок включения и выключения напряжений питания и программирования. Например, для микросхемы КР1601РР3 в режиме программирования при включении вначале подают + В, затем - В и последним – напряжение программирования. При выключении последовательность меняется на противоположную. 22.8. Постоянные запоминающие устройства типа РПЗУ-УФ РПЗУ-УФ имеют устройство и режимы работы похожие на рассмотренные выше, однако процесс стирания существенно отличается. Для стирания микросхему нужно извлечь из контактного устройства, замкнуть все выводы полоской фольги и поместить под источник излучения, обеспечив охлаждение корпуса. Источники ультрафиолетового излучения – ртутные лампы и лампы с парами ртути в кварцевых баллонах РДТ-220, ДРТ-375, ДБ, ДБ и др. Время стирания 30 – 60 минут. Расстояние от корпуса до баллона лампы должно быть 2,5 см. Необходимо обеспечить чистоту стекла корпуса микросхемы, иначе стирание может быть неполным. Режимы работы обеспечивают сигналами управления подобными рассмотренным, однако у некоторых микросхем есть режим контроля записи, который реализуется вслед за программированием. Группам схем РПЗУ-УФ в отечественной комплектации была представлена серией К573РФ [33]. Наиболее сложную структуру имеет микросхема К573РФ3 с организацией (к X16). Она имеет встроенные интерфейсные средства для обеспечения режима обмена со стандартной магистралью. Кроме того, у нее есть встроенное программируемое адресное устройство, которое позволяет без дополнительных средств объединять до ми микросхем в блок ПЗУ. 22.9. Условные обозначения микросхем и сигналов управления запоминающими устройствами (примеры УГО ЗУ) 1. Микросхемы оперативных запоминающих устройств (ОЗУ) рис. 22.11). Рис. 22.11. Условные обозначения статического (аи динамического (б) ОЗУ 2. Микросхемы постоянных запоминающих устройств (ПЗУ) рис. 22.12) Рис. 22.12. Условные обозначения постоянных запоминающих устройства) масочное ПЗУ б) прожигаемое ПЗУ в) репрограммируемое ПЗУ со стиранием ультрафиолетовым излучением г) ПЗУ с электрическим стиранием На рис. 22.12 изображены ЗУ со знаком на выходе микросхем. Этот знак показывает, что выходные цепи ЗУ выполнены по схеме с третьим состоянием, те. на выходе информация появится только тогда, когда на входе CS будет установлен активный уровень сигнала. На выходе микросхемы могут быть изображены другие значки, указывающие тип выхода ЗУ: – – выходные цепи имеют открытый коллектор – – выходные цепи имеют открытый эмиттер. Обозначения сигналов и выводов микросхем ЗУ имеют следующий смысл A 0 -A n – обозначение адресных входов, номер соответствует разряду двоичного кода в адресном кодовом слове DI, DO – обозначение выводов входа и выхода данных DIO 0 – DIO n – обозначение выводов, которые могут быть либо входами, либо выходами данных, номер соответствует разряду двоичного кода в выходном кодовом слове CS – выбор микросхемы WR/RD – сигнал запись/считывание; RAS – строб адреса строк С – строб адреса столбцов PR – сигнал программирования U PR – напряжение программирования RD – cигнал считывания (чтения ER – cигнал стирания. 22.10. Флэш-память Флэш-память (Flach-Memory) по принципам работы и типу запоминающих элементов подобна ЗУ типа EEPROM с программированием МОП-транзисторов с плавающим затвором. В схемах Flach данные стираются электрическими сигналами. За счет упрощения структуры и процедур стирания в схемах Flach достигается высокий уровень интеграции и быстродействия. Запоминание данных осуществляется с помощью зарядов и разрядов плавающих затворов матрицы МОП-транзисторов. Заряд производится с помощью лавинной инжекции электронов в область плавающего затвора, а при стирании используется туннелирование электронов через тонкий слой диэлектрика. При этом в качестве запоминающего элемента используются модифицированные МОП-транзисторы, например, МОП- транзисторы с многоуровневым хранением заряда, либо МОП- транзисторы с зеркальным битом [43]. Технологически проще выполняется структура МОП-транзистора с зеркальным битом. Основой структуры флэш-памяти является матрица запоминающих элементов из МОП-транзисторов на основе ячеек ИЛИ-НЕ либо И-НЕ (рис. 22.13). Рис. 22.13. Структура запоминающего элемента с зеркальным битом (а) и схемы ячеек ИЛИ-НЕ (б, И-НЕ (в) В запоминающем элементе с зеркальным битом области истока истока идентичны, а запоминающая область выполнена так, что группы электронов (плавающие затворы) могут длительно храниться независимо друг от друга. Структура микросхем памяти содержит матрицу ячеек логических элементов, построенных на запоминающих МНОП- транзисторах (см. рис. 22.13, б, в. Считается, что ячейки И-НЕ обеспечивают большую компактность, но имеют меньшее быстродействие по сравнению с ячейками ИЛИ-НЕ. Ячейки ИЛИ-НЕ обеспечивают более быстрый доступ к словам при произвольной выборке. Структура матрицы накопителя памяти представлена на рис. 22.14. Рис. 22.14. Структура матрицы накопителя памяти на основе ячеек ИЛИ-НЕ В накопителе каждый столбец матрицы представляет собой совокупность параллельно соединенных МНОП-транзисторов. На словарные линии выборки (строки) в процессе выборки подают уровень напряжения, при котором транзисторы могут открыться (высокий логический уровень. Транзисторы невыбранных строк будут заперты. В выбранной строке откроются те транзисторы, в плавающих затворах которых отсутствует заряд электронов. Открывшиеся транзисторы передадут высокий логический уровень напряжения на разрядные линии считывания. Управление микросхемами памяти имеет более сложный характер по сравнению с традиционным способом управления схемами памяти с помощью адресных и управляющих сигналов. Flach- память имеет управление словами – командами, предварительно записанными в специальный внутренний командный регистр. Слова- команды имеют в своём составе команды, обеспечивающие подготовку и выполнение операций стирания, программирования и проверки, чтения и сброса. Команда сброса является средством устранения действия команд стирания/программирования, что повышает надежность хранения информации. Флэш-память имеет две разновидности, обусловленные двумя основными направлениями использования. Первое – хранение не очень часто изменяемых данных. Второе направление – замена памяти на жёстких магнитных дисках. Микросхемы первого направления имеют блочную несимметричную структуру. В составе этих микросхем имеется так называемый загрузочный блок ( блок, в котором информация надежно защищена аппаратными средствами от случайного стирания. В блоке хранятся программы инициализации системы, позволяющие ввести её в работу после подачи питания. Микросхемы второго направления имеют блочную симметричную структуру с идентичными блоками и более развитые средства перезаписи информации. Такую память называют файловой. Она служит основным средством замены традиционного сочетания жёсткий диск плюс динамическое ОЗУ на память плюс статическое ОЗУ, что особенно эффективно в портативных компьютерах. Пример условного обозначения (внешняя организация) файловой памяти показан на рис. 22.15 [43]. Обозначения выводов и сигналов имеют следующий смысл A 0 – младший бит адреса, A n-1 – старший бит адреса, n – число разрядов адреса DQ 0 – младший бит выходных данных DQ m-1 – старший бит выходных данных на двунаправленной шине данных. Рис. 22.15. Пример условного обозначения микросхемы файловой флэш-памяти Сигнал СЕ – разрешение (выбор) кристалла ОЕ – перевод (установка) выхода в третье состояние сигнал WE управляет доступом к внутреннему автомату управления процессами стирания/записи; сигнал разрешение защиты записи в блоках (каждый блок имеет бит запрещения записи сигнал RY/BY – индицирует состояние внутреннего автомата записи сигнал RP – установка режима малой мощности потребления сигнал BYTE вводит схему либо в байтовый, либо в словарный режим. Микросхемы файловой флэш-памяти в настоящее время имеют информационную ёмкость несколько Гбит при байтовой разрядности 8/16 бит и напряжении питания от 5 В до 1,8 В. ЧАСТЬ 5. ЭЛЕКТРОННЫЕ ПРИБОРЫ ФОРМИРОВАНИЯ, ОБРАБОТКИ И ОТОБРАЖЕНИЯ ИНФОРМАЦИИ 23. ПРЕОБРАЗОВАТЕЛИ ЦИФРА-АНАЛОГ И АНАЛОГ-ЦИФРА 23.1. Цифро-аналоговые преобразователи (ЦАП) ЦАП – это функциональный узел, предназначенный для образования напряжения или тока, функционально связанного с управляющим кодом. В ЦАП происходит преобразование входного цифрового кода в аналоговый выходной сигнал. Предположим, что нужно преобразовать двоичный сигнал с выхода процессора в выходное напряжение, изменяющееся в каких-то пределах, например 0-1,5 В. Составим таблицу истинности некоторого устройства (табл. 23.1) [41]. Таблица 23.1 Кодирование выходного напряжения № строки Код Аналоговый выход, В х х 4 х 2 х 1 1 0 0 0 0 0 2 0 0 0 1 0,1 (∆U) 3 0 0 1 0 0,2 4 0 0 1 1 0,3 5 0 1 0 0 0,4 6 0 1 0 1 0,5 7 0 1 1 0 0,6 8 0 1 1 1 0,7 9 1 0 0 0 0,8 10 1 0 0 1 0,9 11 1 0 1 0 1,0 12 1 0 1 1 1,1 13 1 1 0 0 1,2 14 1 1 0 1 1,3 15 1 1 1 0 1,4 16 1 1 1 1 1,5 Можно заметить, что в каждой строке изменение веса единицы сопровождается ростом напряжения, причем увеличение на 1 должно приводить к увеличению выходного напряжения на ∆U = 0,1 В. Рассмотрим простейшую схему (рис. 23.1), реализующую алгоритм изменения напряжения (см. табл. 23.1). Рис. 23.1. Структурная схема простейшего четырехразрядного ЦАП На схеме оп – опорное напряжение s 1 , s 2 , s 4 , s 8 – ключи, управляемые сигналами х, обозначение которых соответствует весу единичного разряда двоичного кода ос – резистор цепи обратной связи операционного усилителя ДАВ положении «1» (включено) ключи соединяют резисторы с шиной оп. В положении «0» ключи соединяют резисторы с нулевой шиной схемы. Если замкнут ключ первого разрядах, то B R R U U 1 , 0 ос оп вых . Пусть ос = 10 кОм, тогда, если оп = 1,5 В, то кОм 150 | 1 , 0 | ос оп Аналогично кОм кОм кОм 2 1 Если замкнуты ключи первого и второго разрядов (х = 1, х = 1), то B 3 , 0 2 2 1 1 ос вх вых R R R R R U U Таким образом, возрастание выходного напряжения обеспечивается за счет увеличения коэффициента передачи напряжения ОУ при подключении резисторов с двоичновзвешенными значениями сопротивлений, причем 1 1 2 ос оп вых ) 2 4 8 ( R х х х х R U U , где х, х, х, х 8 могут принимать лишь два значения (1 или 0) в зависимости от состояния ключа замкнут – х = 1, разомкнут – х = 0, (i = 1, 2, 4, 8). В качестве входного (опорного) можно использовать любое напряжение, не превышающее напряжение питания ОУ (обычно оп = ±10,24 Вили В. Можно увеличить число двоичных разрядов, добавив ключи. Схему трудно выполнить высокоточной, так как приходится использовать резисторы с широким диапазоном изменения сопротивлений. Второй подход основан на использовании резистивной матрицы типа R-2R. Задание весовых коэффициентов ступеней преобразования в этом случае осуществляют посредством последовательного деления напряжения с помощью матрицы, составленной из резисторов, имеющих лишь два значения сопротивлений. Способ построения ЦАП такого типа поясняется схемой рис. 23.2). Рис. 23.2. Структурная схема четырехразрядного ЦАП с резистивной матрицей R-2R Основное достоинство резистивной матрицы R - 2R состоит в том, что при нагрузке ее на резистор с сопротивлением 2R образуется делитель напряжения с величинами узловых напряжений, отличающимися в два раза друг от друга (см. рис. 23.2). Кроме того, в исходном положении (х = 0, х = 0, х = 0, х = 0), когда ключи разомкнуты, входное сопротивление матрицы R - 2R составляет величину R и оно изменяется незначительно при коммутации ключей. Это благоприятно сказывается на работе источника опорного напряжения. Можно доказать, что для разрядного ЦАП c резистивной матрицей R - 2R R х х х х R U U 16 ) 2 4 8 ( 1 2 4 ос оп вых , где коэффициенты х принимают значения 0 или 1 в зависимости от положения ключей. Цифро-аналоговые преобразователи с МОП-ключами В качестве ключей в ЦАП используются МОП-ключи, так как они имеют малые сопротивления (во включенном состоянии) и не требуют напряжения смещения. Для ЦАП на МОП-ключах целесообразно использовать резистивную матрицу R - 2R (рис. 23.3). Роль ключей исполняют МОП-транзисторы VT 1 и VT 2 , управляемые противофазно сигналом z 0 , подаваемым на вход инвертора DD1 и на затвор транзистора VT 1 . Если сигнал z 0 = 1, то Т открывается, Т закрывается, на вход операционного усилителя DA1 поступает ток I 1 , который суммируется стоками других (старших) разрядов. Если на вход инвертора подать сигнал z 0 = 0, то Т закрывается, но потенциал его стока будет равен нулю, так как открывается Т, ток I 1 = 0. Рис. 23.3. Структурная схема оконечного разряда ЦАП с ключами на канальных МОП-транзисторах Таким образом, суммирование разрядных токов и подключение к нулевой шине в данной схеме осуществляется с помощью двух нормально закрытых канальных полевых транзисторов, управляемых через инвертор. Для такого вида ЦАП U вых = оп Z, где Z – цифровой эквивалент управляющего кода, поэтому такой ЦАП называется умножающим. Цифро-аналоговые преобразователи с биполярными транзисторными ключами Наряду с ключами на МОП-транзисторах в схемах ЦАП широко используются биполярные транзисторные ключи, как более быстродействующие. Следует отметить, что в реальных ЦАП по технологическим соображениям используются как схемы с двоичновзвешен- ными резисторами, таки с резистивной матрицей R - 2R, причем оба способа могут быть использованы водной микросхеме одновременно. Примером такого подхода может служить ЦАП отечественного изготовления К594ПА1 [12]. Его упрощенная структурная схема показана на рис. 23.4. Рис. 23.4. Упрощенная разрядная схема цифро-аналогового преобразователя К594ПА1 Устроен такой ЦАП следующим образом. Встроенный операционный усилитель А, транзистор VT1, резисторы и внешний источник опорного напряжения U 0 образуют источник тока, формирующий двоичновзвешенные токи на резисторах с двоичновзвешенными значениями сопротивлений. Эти резисторы включены в эмиттерные цепи транзисторов VT2-VT9. Транзисторы создают токи в резисторах матрицы R - 2R. Двоич- новзвешенные резисторы использованы в старших восьми разрядах, а матрица R-2R – в четырех младших. Ключи s 1 -s 13 выполнены на биполярных транзисторах и управляются входным кодом, они подключают к шине суммирования токов коллекторы тех транзисторов (VТ2-VТ13), которым соответствуют ненулевые значения разрядов управляющего кода. На схеме (см. рис. 23.4) разряды входного (управляющего) кода обозначены следующим образом СЗР – старший значащий разряд, МЗР – младший значащий разряд. Выходной ток I ∑ преобразуется в напряжение U вых с помощью внешнего операционного усилителя А. Для цифро-аналогового преобразователя К594ПА1 при величине напряжения внешнего источника опорного напряжения оп = 10 В максимальная величина выходного тока будет 2 мА (I ∑ = 2 мА. Значения сопротивлений встроенных резисторов обратной связи для внешнего операционного усилителя А r 4 , r 5 подобраны так, чтобы выходное напряжение при максимальном значении управляющего кода не превышало 10 В (r 4 = r 5 = 5 кОм. Если требуется получить знакопеременное выходное напряжение [12], изменяющееся в пределах В, тов цепь обратной связи внешнего выходного операционного усилителя DA2 включаются последовательно соединенные резисторы, а на инвертирующий вход усилителя DA2 с помощью внешних соединений дополнительно подается опорное напряжение U 0 через резистор r 6 = 10 кОм. В этом случае нулевому значению входного кода будет соответствовать выходное напряжение U вых = -10 В, а максимальному значению кода – U вых = +10 В. Основные параметры ЦАП 1. Число разрядов управляющего кода. 2. Номинальный выходной ток I вых 3. Значения напряжений питания и опорного напряжения. 4. Время установления выходного сигнала после изменения управляющего кода уст. Погрешность полной шкалы δ п.ш. 6. Погрешность линейности л. Дифференциальная нелинейность δ дн Графики, поясняющие характер погрешностей ЦАП, показаны на рис. 23.5. Рис. 23.5. Графики, поясняющие характер погрешностей ЦАП На рис. 23.5 обозначено N – числа, условно характеризующие входной код q i – текущая разность единичного приращения (кванта) выходного напряжения U вых – график реального выходного напряжения U врс – график среднего значения реального выходного напряжения U ви – график идеального выходного напряжения. Определение погрешности полной шкалы δ п.ш. ясно из графиков – это разность (U вых – U ви ) при максимальном значении входного кода. Наибольшее отклонение кривой U вых от линии U врс характеризует погрешность линейности δ л Дифференциальная нелинейность – это наибольшая по модулю разность кванта выходного напряжения q i и среднего значения этой разности дн = max |q i – q ср |. Параметры некоторых ЦАП и сведения о их структуре приведены в [12]. Например, для ЦАП типа К594ПА1 число разрядов управляющего кода 12; U 0 = (9-11) B; уст = 3,5 мкс I вых = 2 мА Напряжения питания +5, ±15 В. дн – не более одного кванта, δ пш может достигать ±30 квантов токи потребления по цепи питания +В – 25 мА, по цепи -В – 35 мА. ЦАП используются в умножителях, делителях (умножение аналогового входного напряжения оп на заданное число, деление на заданное число, для преобразования чисел со знаком в двоичный дополнительный код, как генератор функций (например, синусоидальных, как составная часть аналого-цифровых преобразователей АЦП) [12]. 23.2. Основные принципы построения аналого-цифровых преобразователей (АЦП) Задача АЦП состоит в преобразовании входного электрического сигнала (напряжения, тока) в пропорциональное ему число, выраженное цифровым кодом. Можно выделить три основных метода преобразования, определяющих принцип действия и структурную схему АЦП - параллельный, - метод поразрядного взвешивания (весовой, - метод последовательного счета (числовой. 1. Параллельный метод входное напряжение одновременно сравнивают с рядом опорных напряжений и с помощью компараторов точно определяют между какими уровнями располагается величина этого напряжения. При этом результат получают в один шаг. Недостаток для достижения высокой точности нужно иметь большое количество компараторов (компаратор – это электронное устройство для сравнения двух электрических величин или чисел. АЦП, использующий параллельный метод, называют параллельным. Такие АЦП обладают наибольшим быстродействием. 2. При использовании метода поразрядного взвешивания (весовом методе) результат не может быть получен в один шаг, так как на каждом шаге определяется лишь один разряд двоичного числа. Сначала устанавливают, превышает ли входное напряжение опорное напряжение старшего разряда. Если оно выше, то старшему разряду присваивают значение «1», и из входного напряжения вычитается опорное. Остаток сравнивают с опорным напряжением соседнего младшего разряда и т.д. Очевидно, что для получения результата необходимо сделать столько шагов сравнения, сколько разрядов в коде числа и сколько ступеней опорного напряжения используется. АЦП, использующие весовой метод, называют АЦП последовательного приближения или поразрядного уравновешивания. 3. Простейший метод последовательного счета – числовой. В этом случае подсчитывается число суммирований опорного напряжения младшего разряда, необходимое для получения напряжения, равного входному напряжению. При этом для получения результата требуется столько шагов, сколько разрядов имеет выходной двоичный код. АЦП, использующие метод последовательного счета, называют последовательными. Структурные схемы АЦП 1. Параллельный АЦП. Структурная схема АЦП определяется методом преобразования входного напряжения в двоичный код. Исходя из этого, в качестве примера синтезируем структурную схему параллельного АЦП, преобразующего входное напряжение U вх в трехраз- рядный двоичный код. Наибольшее число, соответствующее трехраз- рядному коду – 7. Следовательно, синтезируемая схема может иметь семь ступеней опорного напряжения, для сравнения которых с входным напряжением потребуется семь компараторов. Кроме этого, для превращения совокупности результатов сравнения на выходах компараторов (семиразрядный код) в искомый код, потребуются преобразователь кода и промежуточный семиразрядный регистр, необходимые для правильной выдачи результата на выход АЦП. Синтезированная с учетом представленных выше соображений структурная схема показана на рис. 23.6. Семь ступеней опорного напряжения образуются с помощью резисторного делителя, причем расчетное значение кванта напряжения составит величину 7 оп U U L |