Основы электротехники. Учебник для высшего профессионального образования вт. Еременко, А. А. Рабочий, А. П. Фисун и др под общ ред вт. Еременко. Орел фгбоу впо Госуниверситет унпк, 2012. 529 с
 Скачать 7.28 Mb.
|
|
Рис. 23.6. Структурная схема трехразрядного параллельного АЦП Построим таблицу состояний (табл. 23.2) рассматриваемого АЦП. В таблице будем отмечать знаком «1» состояние компараторов, фиксирующих превышение входного напряжения над очередной ступенью опорного напряжения. Образующийся на выходах компараторов семиразрядный код можно было бы кодировать с помощью кодера CD (см. рис. 23.6) сразу, однако если входное напряжение изменяется непрерывно, то можно получить ошибочный результат. Ошибки могут получиться при переходах от одного кодак другому. Например, при переходе от 011 к 100. Если старший разряд изменит свое состояние раньше, чем другие, то получим 111, что совершенно исказит картину преобразования. Этот недостаток устраняют, используя промежуточное запоминание. Для этого в схеме имеются триггеры, тактируемые запускающими импульсами (см. рис. 23.6 – сигнал С. Таблица 23.2 Кодирование состояний АЦП Входное напряжение Состояние компараторов Двоичный код Десятичное число U вх /U L к 7 к 6 к 5 к 4 к 3 к 2 к 1 z 2 z 1 z 0 z 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 1 2 0 0 0 0 0 1 1 0 1 0 2 3 0 0 0 0 1 1 1 0 1 1 3 4 0 0 0 1 1 1 1 1 0 0 4 5 0 0 1 1 1 1 1 1 0 1 5 6 0 1 1 1 1 1 1 1 1 0 6 7 1 1 1 1 1 1 1 1 1 1 7 Недостаток параллельного метода – число компараторов растет экспоненциально с длиной слова. Например, для разрядного АЦП потребуется 255 компараторов. Аппаратурные затраты можно снизить, применив сочетание параллельного и весового методов. Структурная схема такого разрядного АЦП показана на рис. 23.7. Рис. 23.7. Структурная схема АЦП скомбинированным способом преобразования В такой схеме оп L вх U U U U z вх 255 . Схема работает следующим образом На первом шаге в АЦП 1 параллельно образуются 4 старших разряда кода – это грубо приближенное квантованное значение входного напряжения. С помощью ЦАП это значение на втором шаге преобразуется в напряжение и вычитается из входного. На третьем шаге остаток преобразуется в цифровую форму вторым разрядным АЦП параллельного типа, на выходе которого образуется уточняющая величина. Грубо приближенные и уточняющие величины должны соответствовать одному и тому же входному напряжению. Чтобы компенсировать шаговое запаздывание, входное напряжение с помощью схемы выборки – хранения поддерживается постоянным до тех пор, пока на выходе не будет получено все число. АЦП такого типа обладают меньшим быстродействием по сравнению с параллельными, но имеют меньшее число компараторов. Например, для шестиразрядного параллельного АЦП потребуется 64 компаратора, а для комбинированного (параллельно-последователь- ного) – 16. Количество каскадов в таких АЦП может быть увеличено, поэтому их еще называют конвейерными или многокаскадными. 2. АЦП последовательного приближения (поразрядного взвешивания. Принцип действия АЦП последовательного приближения основан на реализации метода поразрядного взвешивания, суть которого изложена выше. В структурной схеме такого АЦП помимо компаратора, ЦАП, устройства выборки и хранения (УВХ) присутствует регистр последовательного приближения, тактовый генератор и устройство управления (рис. 23.8). Рис. 23.8. Структурная схема АЦП последовательного приближения АЦП последовательного приближения работает следующим образом. Устройство управления (УУ) после инициализации стирает прежнюю информацию (записывает в регистр результата нулевой код (0…0)). Вслед за этим в старшем разряде ЦАП z 7 устанавливается 1. На выходе ЦАП образуется напряжение U(z) = z ∙ 2 7 ∙ U L (для 8- разрядного преобразования. Это уже половина возможного диапазона преобразуемых сигналов. Если входное напряжение U вх > U(z), то нужно установить z 7 = 1, если меньше - z 7 = 0. Это делает УУ под управлением компаратора, у которого на выходе либо 0, если U(z) > U вх , либо 1, если U(z) < U вх . Вслед за этим остаток (U вх – z 7 ∙ 2 7 ∙ U L ) таким же образом сравнивается с ближайшим младшим разрядом и т. д. После ми подобных шагов в памяти (регистре результата) оказывается записанным двоичное число z, из которого после ЦАП получается U(z) = z U L = U вх , что является условием прекращения преобразования, а на выходе АЦП получается двоичный код числа L вх U U z , где U L – дискрета преобразования, доля опорного напряжения, приходящаяся на единицу числового эквивалента максимального кода преобразователя оп. АЦП последовательного счета. В АЦП этого типа время преобразования оказывается большим (от 1 до 100 мс, однако аппаратурные затраты меньше. По принципу действия АЦП последовательного счета, использующие компенсационный числовой метод, похожи на АЦП последовательного приближения, рассмотренные ранее. Роль регистра в схеме преобразователя играет реверсивный счетчик рис. 23.9). Рис. 23.9. Структурная схема АЦП последовательного счета АЦП последовательного счета работает следующим образом. С помощью вычитателя (или компаратора) U вх сравнивается с компенсационным напряжением U(z). Если разность U вх - U(z) > оп, счетчик работает в суммирующем режиме (те. наращивает счет. Если разность U вх - U(z) < оп, счетчик становится вычитающим. При этом компенсирующее напряжение всегда отслеживает входное напряжение. Если разность U вх - U(z) ≤ 0,5U L , счетчик останавливается для предотвращения дальнейшей работы при достижении выравнивания в последнем разряде. На выходе реверсивного счетчика образуется код (z 7 ….z 0 ), численное значение которого определяется выражением L вх U U z . При числе двоичных разрядов счетчика, равном n, и периоде следования счетных импульсов тактового генератора T, максимальное время преобразования можно определить по формуле пр = (2 n - 1)T. Например, при n = 10 и T = мкс (частота 1 МГц) пр = 1024 мкс, что соответствует частоте преобразования около 1 кГц. 4. АЦП двойного интегрирования (рис. 23.10). Рис. 23.10. Структурная схема АЦП двойного интегрирования Работу этой схемы можно разделить натри этапа. На первом этапе по команде устройства управления (УУ) производится интегрирование входного напряжения. Для этого размыкается нормально замкнутый ключи замыкается нормально разомкнутый ключ S 1 (ключ S 2 остается в разомкнутом состоянии. Интегратор начинает интегрировать входное напряжение, а счетчик времени интегрирования начинает отсчет промежутка времени Время интегрирования входного напряжения постоянно. К моменту окончания промежутка времени интегрирования t 1 выходное напряжение интегратора составляет T n U dt U t U 1 вх вх 1 1 1 ) ( , где n 1 – число тактовых импульсов, определяемое счетчиком времени интегрирования Т – период тактового генератора t 1 = n 1 ∙ T; τ – постоянная времени интегрирования, τ = RC. На втором этапе (после окончания интегрирования входного напряжения) для определения числового значения результата интегрирования ключ S 1 размыкается, ключ S 2 замыкается и на интегратор поступает опорное напряжение, имеющее противоположный знак. Теперь интегратор уменьшает выходное напряжение. С помощью компаратора и счетчика результата определяется интервал времени t 2 , по окончании которого выходное напряжение становится равным нулю (рис. 23.11). Рис. 23.11. Иллюстрация процесса преобразования в АЦП двойного интегрирования В момент равенства нулю выходного напряжения интегратора соблюдается условие 0 2 оп 1 вх T n U T n U , где n 2 – число тактовых импульсов, зафиксированных счетчиком результата. В этом случае 1 оп вх n n U U , а выходной код будет определяться числом импульсов оп 1 вх 2 U n U n . Замечательно здесь то, что ни тактовая частота Т, ни постоянная времени интегрирования τ не влияют на результат. Нужно только обеспечить стабильность тактовой частоты в течение времени t 1 + t 2 . Точность преобразования определяется разбросом значений опорного напряжения и смещением нуля интегратора и компаратора. Для корректировки нуля на третьем этапе преобразования устройство управления обнуляет выходы интегратора и компаратора и готовит схему к очередному преобразованию. Достоинством интегрирующих АЦП является высокая помехозащищенность. Недостатком является сравнительно небольшое быстродействие. Чаще всего АЦП такого типа используются в цифровых вольтметрах. Основные характеристики АЦП АЦП оценивают по характеристикам, которые можно разделить на две группы статические и динамические. К статическим характеристикам относят абсолютные значения и полярности входных сигналов, входное сопротивление, значения и полярности выходных сигналов, выходное сопротивление, значения напряжений и токов источников питания, количество разрядов выходного кода, погрешности преобразования. К динамическим параметрам АЦП относят время преобразования, максимальную частоту дискретизации, динамическую погрешность. Одна из главных характеристик – разрешающая способность. Ее принято определять величиной, обратной максимальному числу кодовых комбинаций на выходе АЦП. Разрешающая способность может определяться в процентах, в количестве разрядов, в относительных единицах. Например, разрядный АЦП будет иметь разрешающую способность (1024) -1 ≈ 10 -3 ∙ 100 % = 0,1 %. Время преобразования (время выборки) обычно определяют как интервал времени от начала преобразования до появления на выходе устойчивого кода выходного сигнала (обратная величина – частота выборки. Максимальная частота дискретизации – это частота, с которой возможно преобразование входного сигнала, при условии, что погрешность преобразования не превышает заданные пределы. Точность АЦП оценивают, в частности, значениями абсолютной погрешности и дифференциальной нелинейности. Абсолютную погрешность определяют в конечной точке характеристики преобразования, измеряют в единицах младшего разряда и называют погрешностью полной шкалы. Дифференциальную нелинейность определяют как разность приращений двух соседних напряжений, соответствующих одному кванту дискретизации. Стремление к постоянному улучшению характеристик АЦП в связи сих широким распространением в различных системах сбора и обработки информации приводит к разработке преобразователей с улучшенными параметрами. К их числу можно, в частности, отнести АЦП с сигма-дельта модулятором (Σ/∆ АЦП) [30], упрощенная структурная схема которого показана на рис. 23.12. Рис. 23.12. Структурная схема АЦП с сигма-дельта модулятором Главным структурным звеном Σ/∆ АЦП является преобразователь напряжения в частоту – Σ/∆ модулятор. На входе модулятора имеется сумматор (дифференциальный усилитель А, выход которого соединен с входом интегратора DA2. Компаратор К, представляющий собой одноразрядный АЦП, управляет работой ключа, подающего опорное напряжение того или иного знака на одноразрядный ЦАП, формирующий сигнал, который компенсирует входное напряжение на входе сумматора А. ЦАП выполняет роль ключа, управляемого модулированным частотным сигналом с выхода компаратора. Чтобы получить на выходе АЦП цифровой код, частоту f преобразуют с помощью цифрового фильтра. Σ/∆ АЦП в настоящее время вытесняет другие виды АЦП, так как позволяет обеспечить высокую разрешающую способность (16 – 24 разряда) и хорошую помехоустойчивость в производственных условиях эксплуатации. Отношение сигнал/шум у современных Σ/∆ АЦП достигает 60 – 100 дБ. Следует заметить, что высокая разрешающая способность Σ/∆ АЦП достигается при относительно невысоких частотах выборки (до 20 – 50 кГц, поэтому для высокоскоростных приложений используют АЦП последовательного приближения или конвейерные с частотами выборки, достигающими десятков МГц. 24. ЭЛЕКТРОННЫЕ СРЕДСТВА С ПРОГРАММИРУЕМОЙ СТРУКТУРОЙ С х годов микропроцессорные системы становятся самыми распространенными электронными компонентами. Это обусловлено в первую очередь тем, что сложность и количество решаемых задач в микропроцессорной системе мало влияет на объем аппаратной части изделия, а возможности реализации самых сложных алгоритмов практически неограниченны. Микропроцессорная техника обеспечила эффективное использование программируемых средств в структуре электронных систем. При этом сложность разработки системы переместилась из области конструирования в область программирования. В современных условиях инженерные разработки элементов аппаратуры ориентированы на использование средств с программируемой структурой. Электронные системы малой сложности целесообразно строить на основе дискретных интегральных схем. Примером может служить синтез цифровых автоматов, выполняющих несложные алгоритмы автоматического управления разнообразными объектами. Потребность в устройствах с программируемой структурой возникает при разработке сложных систем, когда использование интегральных схем малой и средней степени ведет к усложнению из-за резкого увеличения числа корпусов, что усложняет монтаж, снижает надежность. Разработка и производство специализированных интегральных схем высокого уровня интеграции ограничивается экономическими соображениями из-за огромной номенклатуры каждого вида именно таких интегральных схем. Рентабельным оказывается крупносерийное производство схем высокой степени интеграции со структурой, которую потребитель может сам приспособить к своей конкретной задаче путем ее программирования. Примером такого подхода являются ПЛИС (программируемые логические интегральные схемы, например, программируемые логические матрицы ПЛМ (PLA), программируемая матричная логика ПМЛ (PLA), базовые матричные кристаллы БМК (GA) и, конечно, микропроцессоры (МП). 24.1. ПМЛ, ПЛМ и БМК Использование ПМЛ и ПЛМ основывается на известном положении, согласно которому любая логическая функция может быть представлена в виде логической суммы логических произведений. Основой ПМЛ и ПЛМ являются программируемые матрицы элементов И и ИЛИ, выполненные либо в биполярной, либо МОП-технологии [43]. Структура ПЛМ, реализованная, например, в биполярной технологии, включает в себя матрицы элементов И, матрицу элементов ИЛИ и буферные входные и выходные каскады. ПЛМ может реализовать систему m логических функций от n аргументов. Количество конъюнкций (термов, связывающих входные переменные в прямой или инверсной форме, равно числу выходов матрицы И. ПЛМ представляет воспроизводимую функцию в виде логической суммы логических произведений (в дизъюнктивной нормальной форме) (рис. 24.1). Рис. 24.1. Структурная схема ПЛМ Входные и выходные сигналы на рис. 24.1 обозначены соответственно Х 1 …Х n и Внутренняя структура (архитектура) ПЛМ представлена на рис. 24.2. Крестиками обозначены точки связей, которые могут быть запрограммированы, те. соединения в этой точке могут быть оставлены, либо удалены, если изначально при изготовлении в этих точках были сделаны соединения (может быть и наоборот, если изначально в этих точках соединений не было сделано. Структурой ПЛМ предусматривается возможность использования выходов любых конъюнкторов любыми дизъюнкторами. В некоторых случаях такая возможность оказывается излишней, достаточно иметь лишь программируемую матрицу И, а матрицу ИЛИ сделать фиксированной. Рис. 24.2. Упрощенный вид архитектуры ПЛМ Ясно, что такая структура будет обладать меньшей функциональной гибкостью, но она будет проще. Именно так построены схемы ПМЛ (PAL, GAL). Базовая структура ПМЛ показана на рис. 24.3. Рис. 24.3. Упрощенная структура ПМЛ Программирование ПЛМ и ПМЛ сводится к определению координат точек внутренних соединений (перемычек, состояние которых нужно будет модифицировать в соответствии с реализуемой функцией входных переменных. Отечественная промышленность выпускает, например, ПЛМ КР1556ХЛ8, КР1556ХП4 и другие [24]. Базовые матричные кристаллы (БМК, вентильные матрицы) появились в 1975 году как средство реализации нестандартных схем для ЭВМ вместо использования нескольких микросхем малого и среднего уровня интеграции. Внутренняя область БМК содержит определенным образом расположенные базовые ячейки, между которыми имеются зоны для создания соединений. Базовые ячейки расположены по строками столбцами содержат группы схемных компонентов (транзисторов, резисторов. В кристалле имеются также ячейки ввода вывода и средства для организации связи с внешней средой. Выполнением необходимых соединений (программированием) БМК преобразуется потребителем в нужный функциональный узел. Базовая ячейка (БЯ) – это некоторый набор схемных компонентов, используемых для создания нужной схемы. БМК могут быть цифровыми, аналоговыми и аналого-цифровыми, выполнены они могут быть по технологиям КМОП, ТТЛШ, ЭСЛ, AsGa. В настоящее время уже изготавливаются БМК с блочной структурой, позволяющие упростить построение комбинированных устройств, содержащих, помимо блоков логической обработки сигналов, блоки памяти и другие специализированные блоки (рис. 24.4). Рис. 24.4. Вариант блочной структуры БМК БМК выполняются многослойными (число слоев от 2 до 6), связи осуществляются в виде поликремниевых или металлических дорожек, при этом обеспечивается высокая степень интеграции и большое быстродействие. Отечественная промышленность выпускает БМК достаточно высокого уровня с величиной задержки (1-2,2) нс (мировой уровень (0,1-0,2) нс. В 1985 году появились программируемые пользователем вентильные матрицы (ППВМ, FPGA), сходные топологически с БМК, только вместо базовых ячеек в них размещаются определенным образом конфигурируемые идентичные логические блоки [43]. На периферии кристалла в FPGA формируются блоки ввода вывода, а в состав блоков были введены схемы памяти, схемы управления тактированием. Схематично можно представить структуру подобно БМК (рис. 24.5), где 1 – матрица логических блоков трассировочное пространство, 3 – тело кристалла. В FPGA в трассировочном пространстве кристалла выполнены заготовки межсоединений, которые нужно запрограммировать для получения нужной схемы. Рис. 24.5. Вид структуры FPGA В FPGA в качестве логических блоков используются транзисторные пары, логические вентили И-НЕ, ИЛИ-HЕ, логические модули на основе мультиплексоров, логические модули на основе ППЗУ. Блоки ввода/вывода FPGA позволяют для каждого вывода корпуса микросхемы обеспечить конфигурирование этого вывода как вход, выходили двунаправленный вывод. Входные и выходные блоки снабжены буферными элементами, триггерами, мультиплексорами и логическими элементами. Входные буферы программируются для восприятия входных ТТЛ сигналов с уровнем 1,2 Вили КМОП сигналов с уровнем 0,5U cc (U cc – напряжение питания. |