Лекции_Вычислительные машины_new. Лекция История развития вычислительной техники

• Название: Лекция История развития вычислительной техники
• Дата: 16.03.2023
• Размер: 5.16 Mb.
• Имя файла: Лекции_Вычислительные машины_new.doc
• Тип: Лекция; #993524
• страница: 18 из 37

ТЕМА 5. Организация памяти в ЭВМ

Лекция 12: Классификация и параметры запоминающих устройств
Запоминающие устройства (ЗУ) предназначены для записи, хранения и выдачи информации в ЭВМ. Они позволяют сохранять (фиксировать) данные, промежуточные вычисления, константы, коды команд. Фиксация предполагает запись информации в ЗУ, после чего она там хранится, а при необходимости по запросам извлекается или считывается, т.е. осуществляется чтение ЗУ. Сохраняемая в ЗУ информация кодируется в 2 СС одинарными, двойными, счетверенными словами или байтами. Каждый байт содержит 8 бит. Бит – наименьшая емкость двоичной памяти, способной хранить только «0» или «1». В слове можно разместить 2 байта, двойное слово содержит 4 байта, счетверенное – 8 байт. Все ЗУ разбивается на отдельные ячейки. Каждая ячейка имеет возможность (доступ) осуществлять запись, хранение и считывание информации величиной, равной ее разрядности, за одно обращение.

По способам поиска информации различают адресные и ассоциативные ЗУ. В адресных ЗУ каждая ячейка имеет свой номер – адрес, по которому осуществляется обращение к ней. В ассоциативных ЗУ поиск ячейки ведется по некоторым закодированным признакам – запросам, т.е. «по содержанию». Таким признаком может быть, например, содержание части разрядов любой ячейки, передаваемой в ЗУ как ключ для обнаружения тех ячеек, где он имеется [12]. Адресные ЗУ для поиска одной искомой ячейки используют дешифраторы. Ассоциативные осуществляют поиск по всему массиву ЗУ схемами сравнения.

По способу доступа к отдельным ячейкам ЗУ различают:

- с последовательным доступом, при котором информация как записывается, так и считывается последовательно (ЗУ на магнитных лентах, перфолентах, линиях задержки, CD-ROM);

- с циклическим доступом, при котором место чтения или записи периодически повторяется (НГМД, НЖМД, магнитные барабаны);

- с произвольным (прямым) доступом, при котором чтение и запись могут осуществляться в любой момент времени в любую ячейку (ПЗУ, ППЗУ, ОЗУ и кэш).

По способу хранения и возможности записи информации различают:

- ПЗУ – постоянные ЗУ с неизменяющейся в процессе всей эксплуатации информацией;

- ППЗУ – полупостоянные ЗУ с возможностью многократного перепрограммирования содержания ячеек;

- ОЗУ – оперативные ЗУ с обменом в режиме записи / считывания по запросу системной шины;

- СОЗУ – сверхоперативные ЗУ – регистровая память на триггерах с высоким быстродействием.

По типу используемых элементов памяти ЗУ классифицируются на полупроводниковые, магнитные и оптические.

По внутренней организации ЗУ бывают:

- 2D – в 2 измерениях, когда массив памяти имеет N ячеек и адресных шин. Каждая ячейка возбуждается одной своей адресной шиной, а каждый разряд подключен к своей информационной шине;

- 3D – «куб памяти» – память в трех измерениях, в которой имеется по оси Х и Y адресные шины и два дешифратора DCX и DCY, каждый разряд представляет собой однобитный массив памяти, подключенный к своей информационной шине;

- 2.5 D – по структуре эта память является промежуточной между 2D и 3D, имеет один DCX, а число DCY равно числу разрядов. Каждый разряд размещается в своем массиве, подключенном к одной информационной шине.

Основными параметрами ЗУ является емкость, быстродействие и стоимость. Емкость ЗУ выражается в битах, байтах, килобайтах (Кб), мегабайтах (Мб), гигабайтах (Гб) и терабайтах (Тб). Быстродействие ЗУ определяется временем считывания данных в цикле чтения t_ЦЧ и временем передачи в цикле записи t_ЦЗ. В общем виде t_ЦЧ, t_ЦЗ можно вычислить по формулам:

t_ЦЗ = t_П + t_С + t_З;

t_ЦЧ = t_П + t_Ч + t_Р,

где t_П – время, затрачиваемое в ЗУ на поиск ячейки;

t_С – время стирания предыдущей информации, если она может исказить записываемую;

t_З – время записи данных в ячейку;

t_Ч – время извлечения информации на ШД;

t_Р – время регенерации данных (подзарядка конденсаторов в DRAM).

Промежуток времени от начала обращения к ЗУ до момента появления нужной информации на ШД называется временем выборки и определяется по формуле:

t_В = t_П + t_Ч.

Быстродействие ЗУ измеряется в наносекундах (1нс = 10^-9 с), микросекундах (1мкс = 10^-6 с) или миллисекундах (1мс = 10^-3 с). Стоимость ЗУ (С) чаще всего оценивается приведенной стоимостью (С_П), которая определяется из выражения:

С_п = С / V (руб/бит).

Величина приведенной стоимости используется для выбора наиболее дешевой памяти, для комплектации или проектирования ЭВМ. Для новых ЗУ характерно постоянное увеличение быстродействия, емкости V и уменьшение С_П.

2. Постоянные и полупостоянные запоминающие устройства
Постоянные и полупостоянные ЗУ используются в ЭВМ как долговременная память для хранения констант, программ BIOS, POST, конфигурации ЭВМ и параметров устройств. ПЗУ и ППЗУ (флэш-память) могут строиться по структуре 2D емкостью до нескольких десятков Кб по схеме [1], показанной на рис. 3.1. При подаче двоичного кода физического адреса <ФА (1,n)> на ША и сигнала чтения дешифратором адреса DCA возбуждается одна из адресных (горизонтальных) шин A_i с номером i{1, 2,...,N}, равным адресу ячейки. Шина A_i «подключает» элементы памяти Э_i1, Э_i2, ..., Э_iR к информационным (вертикальным) шинам массива {Э_i,j}. Если j‑й элемент памяти хранит «1», то он возбуждает вертикальную шину D_j и устанавливает в «1» j-й разряд информационного регистра RGИ (j) = 1. Если он хранит «0», то j-й разряд RGИ обнуляется. С появлением сигнала чтения W = 1 содержимое регистра передается на шину данных, т.е. выполняется микрооперация ШД (1,R) = RGИ (1,R).

RGИ

R

R

n

N

n

Э₁₁

Э₁₂

Э_1R1

Э₂₁

Э₂₂

Э_2R

Э_NR

Э_N2

Э_N1

n

W


Рис. 3.1. Схема ЗУ типа 2D
Режим чтения характерен для ПЗУ, элементы памяти которого не изменяют своего состояния в процессе эксплуатации и программируются один раз. Наиболее просто программирование можно осуществить распайкой диодов (рис. 3.2, а). Наличие диода VD₁ между шинами A_i и D_j создает однонаправленную гальваническую связь от A_i к D_j и кодируется как «1» в j‑м разряде i-й ячейки. Отсутствие диода (разрыв связи) программируется как «0». Недостатком способа ручной распайки является значительная трудоемкость «программирования», и поэтому он уже нигде не применяется.

Для автоматизации «прошивки» ПЗУ используются элементы памяти, показанные на рис. 3.2, б, в.

Эти элементы при изготовлении ИС имеются на всех пересечениях адресных и информационных шин. В процессе программирования на адресной шине A_i и информационных шинах D_j последовательно устанавливается такое напряжение, когда пробивается и закорачивается один из стабилитронов (состояние логической «1») или сгорает, образуя разрыв, плавкая перемычка R_n (состояние «0»). Режим программирования путем пережигания плавких перемычек используется в ИС серии К 556 РТ, где, например, К 556 РТ5 имеет емкость 4096 бит с организацией N  R = 512  8 и временем выборки 70 нс.


а б в г
Рис. 3.2. Элементы памяти ПЗУ и ППЗУ: а – диодное ПЗУ, б – ПЗУ на стабилитронах, в – ПЗУ с плавкими перемычками, г – ПЗУ на транзисторах

с изолированным затвором
Отличие ИС ППЗУ от ПЗУ заключается в том, что они позволяют изменять в процессе эксплуатации состояния элементов памяти от нескольких десятков до нескольких тысяч раз, а в новых БИС от 100 тысяч до 1 млн циклов перезаписи. Программирование осуществляется занесением объемного заряда электронов (-) в область плавающего затвора диэлектрика, находящуюся около изолированного затвора ИЗ. Этот процесс можно пояснить с помощью рис. 3.2, г.

При подаче высокого напряжения Е к p-n переходу стока (С) либо истока (И) происходит инжекция электронов в область плавающего затвора. После снятия потенциала Е этот заряд из-за отсутствия проводимости в диэлектрике остается длительное время и притягивает дырки, создавая проводящим слой между И-С. При отсутствии заряда связи между И-С не будет. Если после программирования все стоки транзисторов VT₂ подключить к нулевому потенциалу (), то с возбуждением шины A_i транзисторы VT₁ откроются и передадут состояние (потенциал) истока транзисторов VT₂ (при наличии заряда на D_j будет «0», при отсутствии заряда – «1»).

Для повторного программирования ППЗУ стирание зарядов осуществляется либо электрически (ИС КР 558 РР), подачей высоких напряжений обратной полярности, либо ультрафиолетовым облучением диэлектрика ИС через кварцевую крышку в корпусе (ИС КР 573 РФ). Процесс электрического стирания вызывает значительный ток от утекания заряда из области плавающего затвора под действием повышенного обратного напряжения более 10 В. Чтобы кристалл не разогревался выше допустимой температуры, ток ограничивают уменьшая число одновременно стираемых ячеек. Основной причиной ограничения числа циклов перезаписи и уменьшения времени эксплуатации ППЗУ является аккумулируемый после каждой перезаписи износ плавающего затвора транзистора, который происходит от многократного воздействия повышенного напряжения более 10 В при стирании информации. При этом происходит нарушение оксидного слоя либо накопление электронов в плавающем затворе. Стирание информации выполняют в несколько циклов. При этом переходы И-С всех транзисторов VT₂ становятся непроводящими и все ячейки содержат «1».

Перепрограммирование ИС ведется последовательно отдельно для каждой ячейки. Сначала передается ее адрес, затем передается код записываемых данных в RGИ (1, R). Затем возбуждается шина Е в разрядах, где кодируется «0», и пропускаются информационные разряды, где кодируются «1».

Так как накопление заряда идет медленно, запись осуществляется циклами. Длительность каждого цикла около 0.5 мс, число циклов (около 100) определяется необходимым временем занесения заряда в ИС. Принцип с ультрафиолетовым стиранием и электрической записью информации используется в ИС КР 573 РФ2 емкостью 2 Кб (N  R = 2048  8 (бит)) с временем выборки 0.9 мкс, временем хранения заряда 10⁴ час и возможностью до 10 раз перезаписи данных. Функционально ППЗУ (ПЗУ) представляет собой шифратор, который преобразует унитарный код с адресной шины в позиционный, подключаемый к информационной шине. В зависимости от способа объединения элементов памяти, показанных на рис. 3.2, г, шифратор может реализовываться на схемах И – НЕ или ИЛИ – НЕ (D_j = (А₁х_1j VА₂х_2j V...V А_Nx_Nj), j=1, R; где х_ij – содержимое j-го разряда, i‑й ячейки). Схемы ИЛИ – НЕ обеспечивают высокое быстродействие, но имеют меньшую емкость, чем ППЗУ на И – НЕ.
3. Оперативные запоминающие устройства
Для построения ОЗУ большой емкости используются элементы статической или динамической памяти, которые строятся на простейших элементах транзисторно-транзисторной логики (ТТЛ), инжекционной логики (И²Л), эмиттерносвязной логики (ЭСЛ) и других технологий [5].

В основе динамических ОЗУ (DRAM) используется заряд межэлектродных конденсаторов C_ij емкостью менее 0.1 пФ и током заряда менее 10^-10 А. Схема i-го разряда ячейки памяти динамического ОЗУ (DRAM) представлена на рис. 3.3. Для записи логической “1” в элемент памяти активизируются информационная шина D_j и адресная шина А_i. При этом униполярный (полевой) транзистор открывается и через него конденсатор C_ij заряжается. При отсутствии открывающего напряжения на шине А_i транзистор закрыт, конденсатор C_ij заряжен и хранит информацию. При подаче напряжения чтения на шину А_i транзистор VT_ij открывается и напряжение конденсатора C_ij подается на шину D_j, и он разряжается. Ток разряда C_ij усиливается и фиксируется в информационном регистре ОЗУ.

D_j

VT_ij

C_ij

A_i

Рис. 3.3. Элемент динамического ОЗУ
Для устранения искажений информации в результате утечки заряда с конденсатора элементы памяти периодически, через 2 мс или более, в зависимости от типа ИС, необходимо перезаряжать в цикле регенерации. Преимуществом динамических ОЗУ является высокая степень интеграции элементов памяти и малая потребляемая мощность. Недостатком их является большое время доступа 50-70 нс по сравнению со статической памятью, где оно равно менее 15 нс.

Статическая оперативная память (SRAM) строится на быстродействующих биполярных транзисторах, например, двухэмиттерных транзисторах TTL (рис. 3.4). В режиме хранения информации между шинами А_x и А_y поддерживается минимальное напряжение (около 0.2 В), сохраняя один из транзисторов открытым (логический “0”), другой закрытым (логическая “1”). На обоих проводах информационной парафазной шины ( ) устанавливается положительное напряжение, которое обеспечивает нулевой ток через эмиттеры Э₂. Элемент памяти (ЭП) находится в пассивном режиме хранения информации с наименьшим уровнем потребления энергии.

Рис. 3.4. Элемент статического ОЗУ
В режиме чтения информации шины А_x и А_y возбуждаются и на них подаются потенциалы, обеспечивающие быстрое чтение разных токов, поступающих с эмиттеров Э₂ на провода в усилитель чтения. В зависимости от величины токов в проводах, после их усиления триггер Т₂ (см. рис. 3.5, а) информационного регистра ОЗУ устанавливается в “1” или “0”. При этом состояние ЭП не изменяется и он может быть переведен в режим хранения предыдущего состояния.

Для записи информации в бистабильный ЭП возбуждаются адресные шины А_x и А_y и соответствующий один провод или под действием управления с усилителя записи. Противоположный возбужденному проводу ( ) транзистор VT₁ (VT₂) открывается, т.к. через его эмиттер Э₂ протекает больший ток под действием большей разности потенциалов . ЭП переходит в устойчивое состояние: VT₁ открыт, а VT₂ закрыт.

На статических и динамических ЭП изготавливают ИС различной емкости и разрядности. На рис. 3.5, б приведена типичная ИС емкостью

N = 2^L = m  n (бит).

Массив ЭП состоит из n строк и m столбцов. Каждый ЭП хранит один бит информации.


а б
Рис. 3.5. Структура ИС ОЗУ: а – 1- битная схема ОЗУ, б – обобщенная схема ОЗУ
Адрес ЭП, участвующего в операции чтения /записи, определяется L-разрядным двоичным кодом, поступающим с шины адреса ША в регистр адреса RGA. Младшие l₁ разряда адреса в режиме чтения или записи информации в ОЗУ с появлением сигнала выборки строки RAS поступают на дешифратор строк DC_x. Старшие l₂ разряда адреса с появлением сигнала выборки столбца CAS поступают на дешифратор столбцов DC_y.

В соответствии с двоичным кодом адреса каждый из дешифраторов возбуждает только одну выходную шину. На пересечении возбужденных шин А_x и А_y соответствующий ЭП подключается к внутренней информационной парафазной шине .

В режиме записи (W=0, CAS=0, RAS=0) УУ включает усилитель записи (УЗ) и подсоединяет его к шине . Одновременно к шине дешифраторами DC_x и DC_y подключается один ЭП, который УЗ устанавливается в устойчивое состояние, задаваемое триггером Т₁. Триггер Т₁ перед началом записи воспринимает один бит информации через коммутатор К с внешней шины данных ШД.

В режиме чтения (W=1, RAS=0, CAS=0) УУ отключает УЗ от шины и подключает к ней усилитель чтения (УЧ). Одновременно выход триггера Т₂ через К подсоединяется к ШД. В соответствии с кодом адреса усилителем чтения (УЧ) устанавливается состояние триггера Т₂, соответствующее состоянию возбужденному ЭП дешифраторами DC_x и DC_y. В следующий момент времени информация с триггера Т₂ передается на ШД.

При хранении информации (CAS=RAS=1) коммутатор К отключает от ШД ОЗУ. На всех шинах А_x, А_y, устанавливаются потенциалы, обеспечивающие пассивный режим сохранения состояний ЭП.