Микроэлектроника_МУ по изуч.дисц. Методические указания по изучению дисцип лины. Томск Факультет дистанционного обучения, тусур, 2012. 86 с. Представлены рекомендации по самостоятельному изучению теоре тического материала, выполнению контрольных и лабораторных работ
 Скачать 1.22 Mb.
|
|
Задание 16. Определить число, которое высветится на одно- разрядном цифро-буквенном индикаторе при замыкании ключа: DC T T R S D C 1 2 4 8 7 SM 1 2 4 8 1 2 4 8 16 SA Рис. 2.15 — Микроэлектронная схема Решение. Предположим, что в заданной схеме использованы интегральные микросхемы транзисторно-транзисторной логики, а логика по полярности положительная. Это значит, что напряже- ние питания положительное, заземленный вход соответствует подаче логического нуля, а незадействованный вход — логиче- ской единице. При замыкании ключа на входах установки RS -триггера формируются сигналы 0 = S , 1 = R . Так как входы установки ин- версные, это приводит к установке RS -триггера в единичное со- стояние ( 1 = RS Q , 0 = RS Q ). С инверсного выхода RS -триггера на информационный вход D -триггера поступает сигнал логического нуля. Для определения сигнала, поступающего на вход синхрони- зации D -триггера, необходимо определить сигнал на выходе пе- реноса сумматора (выход с весом 16). Поскольку на оба входа сумматора с весом 8 с прямого выхода RS -триггера поступает сигнал логической единицы, то независимо от уровней сигналов на других входах сумматора происходит перенос логической единицы из старшего разряда (выход с весом 8) в разряд перено- са. Следовательно, на вход синхронизации D -триггера однознач- 28 но подается уровень логической единицы, что приводит к появ- лению на прямом выходе D -триггера сигнала с информационного входа (в рассматриваемом случае 0 = D Q ). SM DC T T R S D C 1 2 4 8 1 2 4 8 16 1 2 4 8 7 1 0 1 0 0 1 1 0 0 1 Рис. 2.16 — Микроэлектронная схема Таким образом, уровни сигналов на всех входах сумматора определены (см. рис. 2.16), то есть на входы сумматора подаются двоичные коды 1001, 1001 и логическая единица на вход перено- са. На выходах сумматора формируется арифметическая сумма: 1 0 0 1 + 1 0 0 1 1 1 0 0 1 1 выход переноса Арифметическая сумма поступает на входы дешифратора, преобразующего двоичный код в семисегментный код, соответ- ствующий цифре 3. Задание 17. Определить коэффициент пересчета счетчика: 29 CT10 R 1 2 4 8 9 ≥ CT2 R 1 2 4 8 +1 +1 T & Рис. 2.17 — Счетчик с заданным коэффициентом пересчета Решение. Рассматриваемая схема представляет собой вось- миразрядный счетчик, построенный на основе каскадного соеди- нения микросхем четырехразрядных десятичного и двоичного счетчиков. Коэффициент пересчета десятичного счетчика равен 10 10 сч. = k , коэффициент пересчета двоичного счетчика равен 16 2 4 сч.2 = = k . При каскадном соединении счетчиков максимально возможный коэффициент пересчета определяется произведением 160 16 10 сч.2 сч.10 сч = ⋅ = = k k k . Номер состояния счетчика определя- ется двоичным кодом 0 1 2 3 4 5 6 7 Q Q Q Q Q Q Q Q . При этом веса разрядов четырехразрядного двоичного счетчика увеличиваются в десять раз (рис. 2.18). CT10 R 1 2 4 8 9 ≥ CT2 R 10 20 40 80 +1 +1 T & 1 0 = Q 0 1 = Q 0 2 = Q 1 3 = Q 0 4 = Q 0 5 = Q 0 6 = Q 1 7 = Q 1 Рис. 2.18 — Счетчик с коэффициентом пересчета 89 30 Включение в схему счетчика конъюнктора, приводит к то- му, что при переходе в 89 состояние счетчик обнуляется. Если принять среднее время задержки распространения сигнала мик- росхем равным нулю, обнуление счетчика будет происходить мгновенно после 88 состояния. Это значит, что реализуемыми являются состояния с 0-го по 88-ое, то есть коэффициент пере- счета равен 89. Задание 18. Определить восьмиразрядное слово на выходе регистра после замыкания ключа: +5 В 1 8 8 RG DO DI OE 5AH STB R SA Рис. 2.19 — Восьмиразрядный регистр сдвига с состоянием высокого импеданса на выходе и схемой обрамления Решение. Предположим, что используется положительная логика, а из схемы видно, что напряжение питания также поло- жительное. Замыкание ключа SA обеспечивает заземление входа инвер- тора, что равносильно подаче на него сигнала логического нуля. При этом на входе регистра «разрешения записи» (вход STB ) формируется сигнал логической единицы. Так как вход STB прямой, то подача на него логической единицы приводит к запи- си в регистр восьмиразрядного двоичного кода с группы инфор- мационных входов DI . В рассматриваемом случае в регистр за- пишется двоичный код шестнадцатеричного числа 5 AH = 01011010 B . На инверсном входе «разрешение выхода» (вход OE ) за счет его заземления постоянно присутствует сигнал логическо- го нуля, поэтому с регистра можно считывать записанную в него 31 информацию. Поскольку выходы регистра являются инверсными, на выходе формируется восьмиразрядный инверсный двоичный код записанного числа: 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 = = DO Задание 19. Определить информационную емкость ПЗУ в битах: ROM DO A CS 10 12 Рис. 2.20 — Устройство запоминающее постоянное Решение.Информационная емкость Y запоминающего уст- ройства в битах определяется произведением числа слов k храни- мых в памяти слов на их разрядность m : m k Y × = слов . Число хра- нимых в памяти слов связано с разрядностью n шины адреса формулой n k 2 слов = . Для рассматриваемой микросхемы ПЗУ n =10, m =12, 1024 2 10 слов = = k , бит 12288 12 1024 12 2 10 = × = × = Y Задание 20. Определить восьмиразрядное слово 0 1 2 3 4 5 6 7 a a a a a a a a , которое необходимо подать на входы ОЗУ для записи логической единицы в 16-ю ячейку: 1 2 3 RAM 0 a 1 a 2 a 4 DI CS WR 0 3 a 7 a 6 a 5 a 4 a ↑ A DO Рис. 2.21 — Устройство запоминающее оперативное с произвольным доступом 32 Решение. Для записи информации в ОЗУ необходимо на шине адреса выставить двоичный код, определяющий адрес ячейки памяти, на информационном входе DI установить записы- ваемое информационное значение, на входы «выбор корпуса» ( CS ) и «разрешение записи» ( WR ) подать сигналы логического нуля ( 0 1 = a , 0 0 = a ). При использованном на условном графическом обозначении микросхемы ОЗУ способе представления меток, относящихся к адресным входам, вычисление адреса ячейки памяти производит- ся по формуле: . 16 8 4 2 1 2 2 2 2 2 3 4 5 6 7 4 3 3 4 2 5 1 6 0 7 ⋅ + ⋅ + ⋅ + ⋅ + ⋅ = + + + + = a a a a a a a a a a A Из формулы следует, что для получения адреса 16-ой ячей- ки памяти на адресных входах микросхемы необходимо устано- вить следующие уровни сигналов: 0 7 = a , 0 6 = a , 0 5 = a , 0 4 = a , 1 3 = a Для записи в ОЗУ логической единицы на информационный вход DI требуется подать сигнал 1 2 = a . Таким образом, для запи- си в 16-ю ячейку ОЗУ логической единицы на входы микросхемы требуется подать восьмиразрядное слово 00001100. Задание 21. Определить напряжение логической единицы базового логического элемента ТТЛ с корректирующей цепочкой в режиме холостого хода, если напряжение питания составляет % 5 В 5 ± , а падение напряжения на прямосмещенном p-n -пере- ходе составляет 0,6 В. Решение. Напряжение логической единицы базового логи- ческого элемента ТТЛ с корректирующей цепочкой определяется выражением 1 н 1 вых ип 1 2 I R U U U − − = * , где 1 вых R — выходное сопро- тивление выключенного элемента; 1 н I — выходной ток, отдавае- мый выключенным элементом в нагрузку. В режиме холостого хода 0 1 н = I , поэтому * U U U 2 ип 1 − = . Учитывая заданную неста- бильность напряжения питания, получаем: 55 3 6 0 2 5 95 0 2 min ип, 1 min , , , * = ⋅ − ⋅ = − = U U U (В), 05 4 6 0 2 5 05 1 2 max ип, 1 max , , , * = ⋅ − ⋅ = − = U U U (В), 8 3 6 0 2 5 2 ном ип, 1 ном , , * = ⋅ − = − = U U U (В). 33 Относительная нестабильность напряжения логической единицы составляет: % , , , , , , , 6 6 В 066 0 8 3 25 0 8 3 8 3 05 4 1 ном 1 ном 1 max 1 = ≈ = − = − = δ + U U U U , % , , , , , , , 6 6 В 066 0 8 3 25 0 8 3 55 3 8 3 1 ном 1 min 1 ном 1 = ≈ = − = − = δ − U U U U Поскольку 1 1 1 U U U δ = δ = δ − + , напряжение логической едини- цы можно представить в виде: [ ] [ ] % , , % 6 6 В 8 3 В 1 1 ном 1 ± = δ ± = U U U Задание 22. Определить напряжение логического нуля базо- вого логического элемента ТТЛШ с корректирующей цепочкой, если падение напряжения на прямосмещенном p-n -переходе со- ставляет 0,8 В, а падение на переходе Шоттки составляет 0,35 В. Ответ представить в вольтах, округлив до сотых. Решение. Напряжение логического нуля базового логиче- ского элемента ТТЛШ с корректирующей цепочкой определяется выражением * * ш 0 ТТЛШ U U U − = , где * U — падение напряжения на прямосмещенном p-n -переходе, * ш U — падение напряжения на прямосмещенном переходе Шоттки. Используя численные значе- ния параметров, получим 45 0 35 0 8 0 0 ТТЛШ , , , = − = U (В). Для оценочных расчетов можно в первом приближении счи- тать, что * , U U 5 0 * ш ≈ , тогда * * * , , U U U U 5 0 5 0 0 ТТЛШ = − ≈ , то есть 4 0 8 0 5 0 0 ТТЛШ , , , = ⋅ ≈ U (В). Задание 23. Определить пороговое напряжение двухвходо- вого базового логического элемента ТТЛ с корректирующей це- почкой при температуре K T 300 = , если падение напряжения на прямосмещенном p-n -переходе составляет 8 0, * = U В, параметр аппроксимации вольт-амперных характеристик транзистора 1 1, = m , а инверсный коэффициент передачи тока базы 01 0 , = β I Ответ представить в вольтах, округлив до сотых. Решение. Пороговое напряжение базового логического эле- мента ТТЛ с корректирующей цепочкой определяется формулой ост.мэт пор 2 U U U − = * , где остаточное напряжение многоэмиттерно- го транзистора выражается соотношением 34 I I e I I T k q kT m k m U β β + = β β + ϕ = об об ост.мэт 1 ln 1 ln Для двухвходового логического элемента коэффициент объеди- нения по входу составляет 2 об = k . Используя заданные числен- ные значения параметров, постоянной Больцмана k , заряда элек- трона e q и округляя ответ до сотых, найдем: 47 1 0.01 0.01 2 1 ln 10 6 1 300 10 38 1 1 1 8 0 2 19 23 пор , , , , , ≈ ⋅ + ⋅ ⋅ ⋅ ⋅ ⋅ − ⋅ = − − U (В). Задание 24. Определить помехозащищенность базовых ло- гических элементов ТТЛ и ТТЛШ с корректирующей цепочкой по уровню логической единицы, если напряжение питания со- ставляет 5 В, а падение напряжения на прямосмещенном p-n - переходе составляет 0,8 В. Ответ представить в вольтах, округлив до десятых. Решение. Помехозащищенность базового логического эле- мента ТТЛ с корректирующей цепочкой по уровню логической единицы определяется выражением * U U U U U 4 ип пор 1 1 ТТЛ п, − ≈ − = Подставляя численные значения параметров, определим 8 1 8 0 4 5 1 ТТЛ п, , , = ⋅ − ≈ U (В). Для логического элемента ТТЛШ с корректирующей цепоч- кой пороговое напряжение * ш пор U U U + = * , поэтому: ( ) ( ) * ш ип * ш ип пор 1 1 ТТЛШ п, 3 2 U U U U U U U U U U − − = + − − ≈ − = * * * Принимая 4 0 8 0 5 0 5 0 * ш , , , , * = ⋅ = ≈ U U (В), определим: 2 2 4 0 8 0 3 5 1 ТТЛШ п, , , , = − ⋅ − = U (В). Задание 25. Определить пороговое напряжение четырехвхо- дового логического элемента ИЛИ-НЕ КМОП, считая все МДП- транзисторы идентичными. Напряжение питания составляет 9 В, а пороговое напряжение транзисторов принять равным 2 В. Решение. Пороговое напряжение логического элемента ИЛИ-НЕ КМОП определяется выражением: ( ) экв экв пор. ип экв экв пор. пор , , , , p n p p n n k k U U k k U U + − + = , 35 где экв , n k — удельная крутизна эквивалентного управляющего транзистора; экв , p k — удельная крутизна эквивалентного нагру- зочного транзистора. Поскольку управляющие транзисторы элемента ИЛИ-НЕ включены параллельно, нагрузочные транзисторы включены по- следовательно и все МДП-транзисторы идентичны, то n k i i n n k k k k об 1 экв об = = ∑ = , , , об 1 экв об 1 1 k k k k p k i i p p = = ∑ = , , Тогда ( ) ( ) . об об пор. ип об об пор. об об пор. ип об об пор. пор 1 1 k k U U k k U k k k k U U k k k k U U p n p n p p n n + − + = = + − + = Используя численные значения, определим: ( ) 3 4 1 4 2 9 4 1 4 2 пор = + − + = U В. Задание 26. Определить сопротивление резистора, обеспе- чивающее выходной ток источника тока мА 2 вых ≈ I , если коэф- фициент передачи тока базы транзисторов 40 = β , напряжение ис- точника питания В 15 ип = U , а напряжение на прямосмещенном эмиттерном переходе В 8 0 бэ , = U : 36 ип U + VT1 VT2 вых I R1 Рис . 2.22 — Интегральный источник постоянного тока на основе простейшего токового зеркала Решение. Для рассматриваемой схемы токового зеркала справедливо соотношение между токами задающей и выходной цепей: 2 вх вых + β β = Ι Ι , где 1 вх R I Ι = . Используя закон Ома 1 1 1 R R I R U = и второй закон Кирхгофа для контура бэ2 1 ип U R U − − , получим 1 бэ ип 1 R U U I R − = Тогда 2 1 бэ ип вых + β β ⋅ − = R U U Ι , откуда 2 вых бэ ип 1 + β β ⋅ − = Ι U U R . Используя численные значения параметров, найдем: ( ) ( ) кОм 76 7 Ом 7762 2 40 40 10 2 8 0 15 3 1 , , ≈ ≈ + ⋅ ⋅ − = − R Поскольку транзисторы идентичны, то базовые токи транзи- сторов одинаковы: ( ) ( ) мкА 50 А 10 5 40 10 2 5 3 вых к2 б2 б1 = ⋅ = ⋅ = β = β = = − − I I I I |