Микроэлектроника_МУ по изуч.дисц. Методические указания по изучению дисцип лины. Томск Факультет дистанционного обучения, тусур, 2012. 86 с. Представлены рекомендации по самостоятельному изучению теоре тического материала, выполнению контрольных и лабораторных работ
 Скачать 1.22 Mb.
|
|
Задание 27. Определить минимально допустимое значение выходного тока, если коэффициент передачи тока базы транзи- сторов 50 = β , напряжение источника питания В 15 ип = U , напря- жение на прямосмещенном эмиттерном переходе В 7 0 бэ , = U , а максимально допустимое значение сопротивления резистора ог- раничено величиной кОм 50 max 1 = , R : 37 вых I ип U + Рис. 2.23 — Интегральный источник постоянного тока на основе токового зеркала Уилсона Решение. Выходной ток токового зеркала Уилсона опреде- ляется выражением: ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ + β + β − − = 2 2 2 1 2 2 1 бэ ип вых R U U Ι . Тогда мини- мальное значение выходного тока, соответствующее максималь- но допустимому значению сопротивления max 1 , R , выражается формулой: ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ + β + β − − = 2 2 2 1 2 2 max 1 бэ ип вых.min , R U U Ι Подставляя численные значения параметров, найдем: ( ) ( ) мкА 272 А 10 72 2 2 50 2 50 2 1 10 50 7 0 2 15 4 2 3 вых.min = ⋅ ≈ ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + ⋅ + − ⋅ ⋅ − = − , , Ι Задание 28. Определить выходное сопротивление источника постоянного напряжения, если 10 = U R кОм, 500 = U k : U K вх U вых U и R Рис. 2.24 — Источник постоянного напряжения с низким импедансом на выходе 38 Решение. Выходное сопротивление представленного источ- ника постоянного напряжения определяется выражением: 1 вых + = U U k R R Подставляя численные значения, получим: 96 19 1 500 10 10 3 вых , ≈ + ⋅ = R (Ом). Задание 29.Определить выходное напряжение интегрально- го стабилизатора напряжения, если 15 1 = R кОм, 5 2 = R кОм: ип U + 0 I вых U вых I Рис. 2.25 — Источник напряжения с использованием падения напряжения между базой и эмиттером как опорное напряжение Решение. Выходное напряжение определяется выражением: ( ) ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + + = + + = + = б 2 бэ 1 бэ б 2 1 бэ 1 1 бэ вых I R U R U I I R U I R U U R R Пренебрегая током базы, получим: ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + = 2 1 бэ вых 1 R R U U Подставляя числовые значения, найдем: 8 2 10 5 10 15 1 7 0 3 3 вых , , = ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ ⋅ ⋅ + ⋅ = U В. 39 Задание 30. Определить значения выходного напряжения схемы для случаев включенного и выключенного состояний транзистора при В 2 = вх U , кОм 10 3 1 = = R R , кОм 30 2 = R : DA 2 R вх U вых U 1 R 3 R упр U VT Рис. 2.26 — Усилитель постоянного тока Решение. Входящие в состав схемы операционный усили- тель и полевой транзистор будем считать идеальными. Сопротив- ление идеального полевого транзистора во включенном состоя- нии равно нулю, а выключенном — бесконечности. Для случая, соответствующего включенному состоянию транзистора, справедлива схема замещения, приведенная на рис. 2.27. DA 2 R вх U вых U 1 R 3 R Рис. 2.27 — Эквивалентная схема усилителя постоянного тока 40 Схема замещения соответствует инвертирующему УПТ на операционном усилителе. Резистор 3 R оказывается включенным параллельно идеальному источнику ЭДС и не влияет на потенци- ал входного узла схемы. Выходное напряжение определяется со- отношением: вх 1 2 вых U R R U − = Подставляя числовые значения, находим: 6 2 10 10 10 30 3 3 вых − = ⋅ ⋅ ⋅ − = U (В). Для случая, соответствующего включенному состоянию транзистора, справедлива схема замещения, представленная на рис. 2.28. DA 2 R вх U U = 1 вых U 1 R 3 R вх U U = 2 Рис . 2.28 — Схема замещения усилителя постоянного тока Если операционный усилитель охвачен цепью отрицатель- ной обратной связи и выходное напряжение не превышает на- пряжения насыщения, то операционный усилитель работает в ли- нейном режиме. В этом случае к расчету схемы применим прин- цип суперпозиции, а выходное напряжение определяется выра- жением вых.2 вых.1 вых U U U + = , где вых.1 U — составляющая выход- ного напряжения, обусловленная действием ЭДС вх 1 U U = при 0 2 = U ; вых.2 U — составляющая выходного напряжения, обуслов- ленная действием ЭДС вх 2 U U = при 0 1 = U При 0 2 = U схема эквивалентна инвертирующему УПТ, по- этому вх 1 2 1 1 2 вых.1 U R R U R R U − = − = . При 0 1 = U схема эквивалентна неинвертирующему УПТ, поэтому 41 вх 1 2 2 1 2 вых.2 1 1 U R R U R R U ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + = ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + = В итоге получаем выражение выходного напряжения в виде: вх вх 1 2 вх 1 2 вых 1 U U R R U R R U = − ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + = Подставляя числовые данные, находим: 2 вых = U В. 2.3 Методические указания к практическим занятиям Проектирование устройства, зажигающего светодиод, если пять из семи входных двоичных сигналов принимают единичное значение. Для определения числа входных двоичных сигналов, при- нимающих единичное значение, необходимо просуммировать все входные сигналы с одинаковым (единичным) весом. Для суммиро- вания семи входных сигналов можно использовать два полных од- норазрядных и один двухразрядный двоичные сумматоры (рис. 2.29). Для включения светодиода при пяти единичных входных сигналах необходимо использовать комбинационную логическую схему, формирующую уровень логического нуля только при на- личии на выходе сумматора двоичного кода числа 5=101В. Такая комбинационная схема должна реализовать булеву функцию 0 1 s s p f = (рис. 2.29). Принципиальную схему проектируемого устройства реали- зуем на интегральных микросхемах ТТЛШ серии К555. В состав серии К555 входит микросхема К555ИМ5, содержащая в одном корпусе два одноразрядных полных двоичных сумматора. С це- лью сокращения номенклатуры используемых микросхем двух- разрядный сумматор выполним на двух одноразрядных полных сумматорах. 42 SM 1 1 2 SM 1 1 2 SM 1 1 2 2 4 0 s 1 s p 0 x 1 x 2 x 3 x 4 x 5 x 6 x f & 0 a 0 b 1 a 1 b 0 p SM SM 1 1 1 1 2 2 0 s 1 s p 0 a 0 b 1 a 1 b 0 p реализация двухразрядного сумматора на полных одноразрядных сумматорах Рис . 2.29 — Комбинационная схема , реализующая булеву функцию 0 1 s s p f = Для реализации логической части устройства необходимы инвертор и логический элемент 3И-НЕ. Подключение светодио- да предполагает применение микросхемы с открытым коллек- торным выходом. С целью сокращения номенклатуры микро- схем логическую часть можно построить на микросхеме К555ЛА10, содержащей 3 логических элемента 3И-НЕ с откры- тым коллектором. Схема электрическая принципиальная пред- ставлена на рис. 2.30. 43 DD1, DD 2 - К 555 ИМ 5 DD3 - К 555 ЛА 10 Выводы 7 микросхем подключить к общей шине Выводы 14 микросхем подключить к +5 В A B S n P 1 + n P SM A B S n P 1 + n P SM A B S n P 1 + n P SM A B S n P 1 + n P SM DD1 VD +5 В R1 R2 DD2 DD3.1 DD3.2 0 x 1 x 2 x 3 x 4 x 5 x 6 x 1 3 4 13 12 11 6 5 8 10 13 1 3 4 12 11 6 5 8 10 13 1 2 12 3 4 5 6 & & 330 1 к Рис . 2.30 — Схема электрическая принципиальная , устройства реализующего булеву функцию 0 1 s s p f = 43 44 Проектирование комбинационной схемы, реализующей булеву функцию ( ) CD B D C A B A f + + + = с использованием муль- типлексора. Любую логическую функцию четырех переменных можно реализовать на восьмиканальном мультиплексоре (рис. 2.31). Вы- берем восьмиканальный мультиплексор К555КП7. Мультиплек- сор К555КП7 имеет инверсный вход разрешения, прямой и ин- версный выходы. Сигналы А, В, С будем подавать на адресные входы мультиплексора, а сигнал D будем использовать как на- строечный. 0 1 2 3 MS A B E 0 x 1 x 2 x E информационные входы адресные входы вход разрешения 4 1 2 4 7 6 5 C 3 x 7 x 6 x 5 x 4 x ,пр MS f ,инв MS f Рис . 2.31 — Восьмиканальный мультиплексор Выражение булевой функции, реализуемой мультиплексо- ром на прямом выходе, имеет вид: . ) ( , 7 6 5 4 3 2 1 0 пр ABCx x C AB Cx B A x C B A BCx A x C B A Cx B A x C B A E f MS + + + + + + + + = Выражение булевой функции, реализуемой мультиплексо- ром на инверсном выходе, имеет вид: . ) ( , 7 6 5 4 3 2 1 0 инв x ABC x C AB x C B A x C B A x BC A x C B A x C B A x C B A E f MS + + + + + + + + = 45 Используя законы булевой алгебры, преобразуем выражение заданной булевой функции: ( ) ( ) ( ) ( )( ) ( ) ( ) ( ) . D ABC C AB C B A C B A BC A C B A C B A D C B A D C C B A A C B A A D C C B B A C B B A C C B A CD B D C A B A f + + + + + + + = = + + + + + + + + + + + + = + + + = Сравнивая преобразованное выражение заданной функции с выражением пр . MS f , определяем, что для реализации булевой функции на прямом выходе мультиплексора необходимо на его информационные входы подать сигналы: D x = 0 , 1 6 5 4 3 2 1 = = = = = = x x x x x x , D x = 7 Сравнивая преобразованное выражение заданной функции с выражением инв . MS f , определяем, что для реализации булевой функции на инверсном выходе мультиплексора необходимо на его информационные входы подать сигналы, удовлетворяющие условиям: D x = 0 , 1 6 5 4 3 2 1 = = = = = = x x x x x x , D x = 7 Прямые значения этих сигналов получим, применяя логиче- скую операцию «инверсия»: D x = 0 , 0 6 5 4 3 2 1 = = = = = = x x x x x x , D x = 7 Комбинационная схема, реализующая булеву функцию ( ) CD B D C A B A f + + + = с использованием мультиплексора К555КП7, представлена на рис. 2.32. 46 f MS 2 1 0 0 1 2 3 4 7 6 5 1 DI ↑ A A B C D DO A B C D f MS 2 1 0 0 1 2 3 4 7 6 5 DI ↑ A 1 1 к DO +5 B 5 6 4 3 2 1 15 14 13 12 11 10 9 7 4 3 2 1 15 14 13 12 11 10 9 7 DD1.1 DD2 DD2 DD1.1 DD 2 - К 555 КП 7 DD 1 - К 555 ЛН 1 Вывод 7 микросхемы DD1 и 8 микросхемы DD2 подключить к общей шине Выводы 14 микросхемы DD1 и 16 микросхемы DD2 подключить к +5 В E E Рис . 2.32 — Комбинационная схема , реализующая булеву функцию ( ) CD B D C A B A f + + + = с использованием мультиплексора К 555 КП 7 46 47 Проектирование комбинационной схемы, реализующей булеву функцию C B A f ⊕ ⊕ = с использованием дешифратора. Любую булеву функцию трех переменных можно реализо- вать с использованием полного дешифратора на три входа. Для этого переменные булевой функции необходимо подать на ин- формационные входы дешифратора. Если выходы дешифратора являются прямыми, на них формируются все возможные минтер- мы входных переменных. Если выходы дешифратора являются инверсными, на них формируются все возможные инверсии мин- термов (макстермы) входных переменных. Наиболее удобной формой представления булевой функции для ее реализации с использованием дешифратора является вы- ражение в совершенной дизъюнктивной нормальной форме. Представим выражение заданной булевой функции в совер- шенной дизъюнктивной нормальной форме: ( ) ( ) ( ) ( ) . 7 4 2 1 m m m m C B A C B A C B A C B A C B A AB C B A B A C B A C B A C B A f + + + = + + + = = + + + = = ⊕ + ⊕ = ⊕ ⊕ = Заданную булеву функцию реализуем с использованием де- шифратора К555ИД7 (трехвходовой полный дещифратор с ин- версными выходами, с одним прямым и двумя инверсными вхо- дами разрешения, связанными логической функцией «конъюнк- ция»). Для реализации дизъюнкции минтермов заданной булевой функции необходимо сигналы с соответствующих выходов де- шифратора подать на комбинационную логическую схему «4ИЛИ». Так как выходы дешифратора К555ИД7 являются ин- версными, комбинационную логическую схему синтезируем на основе соотношения: 7 4 2 1 7 4 2 1 7 4 2 1 m m m m m m m m m m m m ⋅ ⋅ ⋅ = + + + = + + + Соотношение показывает необходимость применения четы- рехвходового логического элемента И-НЕ. Из состава микросхем 48 серии К555 выберем микросхему К555ЛА1 (два четырехвходо- вых логических элемента И-НЕ). Комбинационная схема, реализующая булеву функцию C B A f ⊕ ⊕ = с использованием дешифратора К555ИД7, представ- лена на рис. 2.33. 14 1 2 4 DC 0 1 2 3 4 7 6 5 &E A B C +5 B 1 к & f 0 m 3 m 5 m 6 m 1 m 2 m 4 m 7 m 1 2 3 6 5 4 15 13 12 11 10 9 7 1 2 4 5 6 DD1 DD2.1 Вывод 8 микросхемы DD1 и 7 микросхемы DD2 подключить к общей шине Выводы 16 микросхемы DD1 и 14 микросхемы DD2 подключить к +5 В |