Микроэлектроника
 Скачать 3.37 Mb.
|
|
Однократно программируемые ПЗУ Один из принципов построения однократно программируемого ПЗУ с организацией 32х8 (микросхема К155РЕ3) показан на рис. 7.3. К каждому из 32 выходов дешифратора подключен восьмиэмиттерный транзистор. До программирования по любому адресу А считывается байт нулей (D0–D7). После подачи высокого напряжения на одну из линий D0 –D7 пробивается стабилитрон и открывшийся транзисторный ключ VT1 обеспечивает прожигание нихромовой перемычки (элемент на рисунке затемнен) в соответствующем разряде, после чего выходной транзистор VT2закрывается (на выходе читается логическая 1). Таким образом, процесс программирования сводится к пережиганию специальных плавких перемычек из тугоплавкого материала. Процедура реализуется с помощью программатора, управляемого персональным компьютером. Для повышения надежности работы ПЗУ методика программирования предусматривает подачу серии 40-100 импульсов после фиксации момента пережигания перемычки, а также обязательную термотренировку запрограммированного ПЗУ при определенной температуре в заданном электрическом режиме. 
Репрограммируемые ПЗУ в настоящее время выполняются двух типов: 1) с электрическим программированием и электрическим стиранием (EEPROM); 2) с электрическим программированием и ультрафиолетовым стиранием (EPROM). В EEPROM (Electrically Erasable PROM) матрица запоминающих ячеек (ЗЯ) выполняется по МОП-технологии, но между металлическим затвором и слоем изолирующего окисла осаждается тонкий слой нитрида кремния. Нитрид кремния способен захватывать и длительное время сохранять электрический заряд. Такая структура называется МНОП (металл-нитрид кремния-окисел-полупроводник). Чтобы зарядить слой нитрида кремния, на затвор МНОП-транзистора подается программирующий импульс, по амплитуде в несколько раз превышающий рабочие уровни напряжений. При подаче сигнала на адресную шину, подключенную к затворам МНОП-транзисторов, логическая 1 читается на истоке «заряженных» транзисторов. При отсутствии заряда ЗЯ хранит логический 0. Для стирания записанной информации, т.е. для удаления заряда, захваченного слоем нитрида кремния, на затвор МНОП-транзистора необходимо подать импульс напряжения противоположной полярности. В EPROM (Erasable PROM) ЗЯ реализуется на МОП-транзисторе с селекторным и плавающим затворами. Плавающий затвор заряжается током лавинной инжекции при подаче на сток транзистора повышенного напряжения (до 25-30 В). Пороговое напряжение возрастает с 3 до 15 В, и при чтении на выходе ЗЯ читается 0. Для стирания информации пользуются облучением кристалла через специальное прозрачное окно в корпусе микросхемы ультрафиолетовым светом. Заряд на плавающем затворе рассасывается, пороговое напряжение падает, и выход повторяет высокий потенциал затвора – уровень логической 1. Комнатное освещение или солнечный свет не влияют на запрограммированное ПЗУ. Особенно перспективны в настоящее время ЕЕPROM типа флэш-памяти (Flash), допускающие запись и стирание блоков информации (вплоть до 60 Кбайт), в отличие от побайтового обращения при программировании других ЕЕPROM. Разработанная по флэш-технологии микросхема 28F008SA представляет собой энергонезависимую СБИС емкостью 1 Мбайт с временем обращения 85 нс и электрическим стиранием записанной информации.
 Оперативные запоминающие устройства (ОЗУ). Элементом памяти ОЗУ статического типа (SRAM) служит триггер на биполярных или полевых транзисторах, ОЗУ динамического типа (DRAM) – конденсатор, специально сформированный внутри МОП-структуры. Структурная схема ОЗУ с организацией 4К1 приведена на рис. 7.4. Младшие шесть разрядов 12-разрядного адреса ячейки с помощью дешифратора определяют одну из вертикальных, а старшие – одну из горизонтальных шин запоминающего массива, на пересечении которых находится запоминающий элемент. Разрядные шины, которые используются для записи и считывания информации, являются общими для всех ячеек матрицы. Для одновременного запоминания m-разрядных слов необходимо m одинаковых матриц. Устройство управления определяет режим работы схемы ОЗУ. По сигналу CS разрешаются или запрещаются операции записи или считывания. Сигнал CSпозволяет выбрать требуемую микросхему памяти в ЗУ, состоящем из ряда микросхем. Подача сигнала логической 1 на вход W/R при наличии CS = 1 позволяет выбрать режим записи. Если же сигнал W/R = 0, то микросхема будет работать в режиме считывания.  Данные, подлежащие записи, поступают на вход DI, а данные, подлежащие считыванию, снимаются с выхода DO. Устройства записи и считывания обеспечивают прием и выдачу сигналов информации с уровнями, согласующимися с серийными цифровыми микросхемами. Взаимодействие каждой запоминающей ячейки и устройства управления можно пронаблюдать по структурной схеме рис. 7.5, где обозначено: DI (Data Input) – входной информационный сигнал; DO(Data Output) – выходной информационный сигнал; W/R (Write/Read) – запись/чтение; CS (Chip Select) – выбор кристалла; Xi, Yi – горизонтальные и вертикальные линии матрицы. Сигнал DI подается на буфер, выходной сигнал которого поступает на информационные входы всех запоминающих ячеек. Сигнал OE управляет Z-состоянием выходного буфера. Выходной каскад каждой ЗЯвыполнен на элементе с открытым коллекторным выходом, что позволяет объединить при монтаже выходы всех ячеек памяти.
В качестве запоминающего элемента в ячейке памяти динамического ОЗУ используется конденсатор небольшой емкости (рис. 7.6). При записи данных происходит отпирание транзистора VT1и, через его малое сопротивление осуществляется заряд (если необходимо запомнить1) или разряд (если запоминается 0) конденсатора С от источника входного информационного сигнала DI. В режиме хранения транзистор VT1 заперт, и конденсатор медленно разряжается через входное сопротивление VT3и высокое выходное сопротивление транзистора VT1. Если время хранения логической 1больше 2-4 мс, то конденсатор С необходимо периодически подзаряжать, подключая его к источнику напряжения питания (элементы схемы регенерации на рисунке не показаны). Обычно в качестве конденсатора С используется входная емкость транзистора VT3, составляющая единицы пикофарад.  Информация считывается при подаче логической 1 на затвор VT2. При этом транзистор VT2 открывается и на сток транзистора VT3 подается напряжение питания. Если конденсатор С заряжен, то транзистор VT3 открывается и на выходе DOдействует напряжение логического нуля. VT3 работает как транзисторный ключ, нагрузкой которого является транзистор VT2, поэтому он инвертирует входной сигнал. Если конденсатор С разряжен, то VT3оказывается запертым и на линии DOдействует логическая 1. В DRAM требуется периодическое восстановление (регенерация) записанного состояния. В большинстве случаев современные СБИС динамической памяти имеют встроенные средства регенерации. DRAMпозволяют реализовать большой объем памяти на кристалле (до 64 Мбайт). 7.7. Примеры микросхем памяти Основными характеристиками микросхем ОЗУи ПЗУ являются: - емкость (определяется произведением количества хранимых слов на их разрядность); - быстродействие (определяется временем цикла обращения к памяти); - экономичность (определяется мощностью, потребляемой от источника питания). О
сновные технические характеристики некоторых отечественных микросхем запоминающих устройств приведены в табл. 7.1. Таблица 7.1 Примеры условных графических обозначений некоторых микросхем ПЗУ и ОЗУ приведены на рис. 7.7. В однократно программируемой микросхеме К556РТ5 выходная информация считывается при совпадении разрешающих сигналов на входах CS (выбор корпуса), в ПЗУ с ультрафиолетовым стиранием К573РФ5 – при совпадении логических нулей на входах CS и OE (разрешение выхода). Микросхема ОЗУ К537РУ9 имеет двунаправленную шину данных с возможностью ее перевода в третье состояние. При записи информации логический 0 подается на вход разрешения записи WE, при чтении – на вход ОЕ.  7.8. Организация блока памяти Вариант подключения микросхем памяти к системной магистрали микропроцессора, имеющего 16-разрядную шину адреса (ША) и восьмиразрядную шину данных (ШД), показан на рис. 7.8. Каждая из микросхем образует страницу памяти объемом 2 Кбайта, выбор нужной ячейки из которой производится с помощью адресных сигналов А0 – А10. Выбор нужной страницы осуществляет дешифратор К555ИД7 по состоянию старших разрядов адресной шины А11- А15. В данном примере ячейки ПЗУ и ОЗУ занимают в адресном пространстве микропроцессора соответственно области 0000Н - 07FFH и 0800H - 0FFFH.  Команды записи формируют строб WR, команды чтения – строб RD. Выходы дешифратора позволяют добавить к блоку памяти еще шесть аналогичных страниц ОЗУ или ПЗУ. 8. ПРИМЕРЫ РЕШЕНИЯ ЗАДАЧ Задача 1. В приведенном ниже списке интегральных микросхем укажите (через пробел) номера цифровых микросхем комбинационного типа.
Ответ: 1 5 7 9. Указаны микросхемы сумматора, ПЗУ, дешифратора и мультиплексора. Кроме них в списке приведены обозначения двух аналоговых микросхем (стабилизатора постоянного напряжения и операционного усилителя) и цифровых микросхем последовательностного типа (D-триггера, ОЗУ, счетчика и регистра). Задача 2. Записать в виде восьмиразрядного двоичного числа со знаком дополнительный код числа минус 35. Ответ: 11011101. Он соответствует двоичному коду числа 256-35=221. Задача 3. Указать сегмент диаграммы Венна, которому соответствует логическое выражение  . Ответ: 7. Это часть круга С, в которой надо исключить области, принадлежащие кругу А и кругу В. К аналогичным рассуждениям приводит и эквивалентное преобразование логического выражения:  .Задача 4. Указать логические соотношения (их номера через пробел в порядке нарастания), в которых допущена ошибка.
Задача 5. Указать значения булевой функции  на восьми наборах таблицы истинности, соответствующих указанным на рисунке клеткам карты Карно (f7…f0).О  твет: 01101010. Логическая функция записана в ДНФ. Каждому слагаемому соответствует блок из логических 1 на карте Карно. Блок  дает 1 в клетке 6. Блок  дает 1 в клетках 1 и 3. Блок  заполняет единицами клетки 1 и 5.Задача 6. На каком выходе дешифратора повторяется сигнал А?  A Решение. На вход С D-триггера подана логическая 1. Следовательно, он работает как повторитель уровня, который подан на вход D. При этом на его прямом выходе – 0, инверсном – 1. На выходе логического элемента “Исключающее ИЛИ” формируется логический 0, так как уровни на входах одинаковые. Так как на всех адресных входах дешифратора (в данном случае он работает как демультиплексор) логические нули, входной сигнал А повторится на его нулевом выходе. На всех других выходах будет уровень лог. 1. З  адача 7. Какое число загорится на цифровом индикаторе? Ответ: 71. На рисунке изображена функциональная схема восьмиразрядного сумматора, на входы А и В которого поступают слагаемые, записанные в шестнадцатеричной форме (суффикс Н). На выходе формируется сумма 48Н+29Н=71Н. Старшая тетрада через дешифратор (преобразователь двоично-десятичного кода в код семисегментного индикатора) высвечивает на левом индикаторе цифру 7, младшая – цифру 1 на правом индикаторе. Задача 8. Указать восьмиразрядное слово Х (х7…х0), которое надо подать на входы мультиплексора для реализации логической функции  О  твет: 10010111. Логическая функция записана в СДНФ и принимает единичные значения на трех наборах входных переменных А, В и С - шестом, пятом и третьем (номера наборов получены путем суммирования весовых коэффициентов адресных входов мультиплексора, соответствующих прямым значениям переменных). На эти информационные входы мультиплексора надо подать логические нули, так как функция формируется на его инверсном выходе.З  адача 9. Указать функцию сравнения, которую фиксирует горящий светодиод? Ответ: 3. На один из входов сумматора с весом 1 постоянно подана логическая 1. Для того чтобы горел светодиод, должен быть логический 0 на выходе сумматора с весом 16, т.е. выполняться неравенство  . На конкретных примерах четырехразрядных чисел А и В легко убедиться, что светодиод горит при А<В (полезно заметить, что  ). Пусть, например, А=В=5. Пятиразрядная сумма на выходе сумматора отображается числом 16=10000. Светодиод не горит. Тот же эффект будет если А>5. А если А<5, например, А=3, то на выходе сумматора число 14=01110 и загорается светодиод.Задача 10. Счетчик находился в состоянии 7, после чего на его вход поступило 125 импульсов. Какое число загорится на цифровом индикаторе?  Ответ: 4. На схеме изображен четырехразрядный суммирующий двоичный счетчик с коэффициентом пересчета 16, меняющий состояния с 0 по 15. После поступления 16 импульсов на вход счетчика он снова окажется в 7 состоянии. В этом же состоянии он будет через 112 импульсов (ближайшее целое число к 125, которое делится на 16). Еще через 13 импульсов он окажется в состоянии 4. Это число и загорится на цифровом индикаторе. Задача 11. Оценить число каналов распределителя импульсов, показанного на рисунке?  Решение. Как только суммирующий двоичный счетчик переходит в 14-е состояние (по фронту импульсов генератора G), формируется логическая 1 на входе R и он сбрасывается в нулевое состояние. Таким образом, число каналов распределителя импульсов равно 14 (с 0-го по 13-й). Задача 12. Указать емкость ПЗУ в битах.  Задача 13. Указать уровни сигналов на входах ПЗУ при считывании информации из пятнадцатой ячейки.  Задача 14. Во сколько раз (указать число) частота выходных импульсов меньше частоты генератора.  Ответ: 5. На рисунке показана схема кольцевого счетчика на регистре сдвига, к выходам которого подключен дешифратор. Коэффициент пересчета счетчика равен 5. По его пяти выходам при подаче импульсов генератора перемещается логическая 1 (пятый выход счетчика – это выход логического элемента ИЛИ-НЕ). Состояниям счетчика соответствует появление логической единицы на 0, 1, 2, 4 и 8 выходах дешифратора. На выходе 2 частота импульсов будет в пять раз меньше частоты генератора. На некоторых других выходах (например третьем) импульсов не будет. Задача 15. Какое число загорится на цифровом индикаторе?  Ответ: 3. Анализируя схему, расставим логические уровни на входах и выходах элементов. На входах дешифратора уровни сигналов не совпадают. Следовательно, активным может быть либо первый, либо второй выход DD2. Во всяком случае, не совпадают и уровни сигналов на входах логического элемента DD1. Следовательно, на его прямом выходе – 1, инверсном – 0. При этом на всех выходах DD2, кроме первого, логические единицы. На входы DD3 поданы сигналы, сумма которых 5 или 6. Так как в любом из этих случаев по цепи обратной связи на вход младшего разряда сумматора поступает 1, то S=6 (логические единицы на выходах с весовыми коэффициентами 4 и 2). При этом на входах преобразователя DD4 логические уровни соответствуют коду цифры 3, которая и загорится на цифровом индикаторе HG1. Задача 16. Какое число загорится на цифровом индикаторе после поступления на вход предварительно сброшенного счетчика ста импульсов генератора G ?  Сброс Ответ: 4. Микросхема (например, К155ИЕ2) работает как двоично-десятичный счетчик, считая в прямом направлении от нуля до девяти. Но из пятого состояния за счет обратных связей она перекидывается в девятое. Таким образом, в цикле реализуются состояния 9,0,1,2,3,4 и коэффициент пересчета счетчика равен 6. После 96 импульсов предварительно сброшенный счетчик будет находиться в нулевом состоянии, а еще через 4 импульса – в четвертом. Это число и загорится на индикаторе. Задача 17. Организуйте ОЗУ 2К∙8 на микросхемах К541РУ2 (1К∙4).  Решение. Для увеличения разрядности слов объединены все одноименные входы микросхем DD1, DD2 (и, соответственно, DD3, DD4). При А10=0 выбирается верхнее ОЗУ 1К∙8, при А10=1 – нижнее. Выходы микросхем связаны с восьмиразрядной двунаправленной шиной DB. Задача 18. Определите коэффициент пересчета счетчика.  Ответ: 33. Первый каскад вычитающего счетчика собран на четырехразрядном двоичном счетчике DD1 (например, К155ИЕ7), второй – на двоично-десятичном счетчике DD2 (К155ИЕ6). Проведем анализ работы устройства при поступлении импульсов на вход предварительно обнуленного счетчика. Первый импульс, поступающий на счетный вход, повторяется на выходе заема (0) DD1. По его положительному фронту микросхема DD1 переходит в 15-ое состояние, микросхема DD2 – в 9-ое. Последующие 15 импульсов будут менять состояние DD1, не меняя режим DD2. По окончании 17-го импульса DD1 перейдет в 15-ое состояние, DD2 – в восьмое. Еще через 16 импульсов DD2 перейдет в седьмое состояние и появится логическая 1 на выходе 2, которая сбросит счетчик в нулевое состояние. Таким образом, коэффициент пересчета счетчика равен 33. Задача 19. Спроектировать устройство, отображающее на цифровом индикаторе число деталей (от 0 до 9) в ячейке склада. Наличию детали соответствует разомкнутое состояние контактного датчика, отсутствию – замкнутое.  S8S9 S7 S1 S2 S3 S4 S5 S6 Решение. Наиболее просто задача решается с помощью сумматоров. Необходимо просуммировать с равным весом девять сигналов с датчиков S1–S9, для чего задействованы микросхемы одноразрядных (К555ИМ5), двухразрядных (К555ИМ2) и четырехразрядных (К555ИМ3) сумматоров. Суммарное число через дешифратор К514ИД1 (преобразует двоично-десятичный код в сигналы управления семью сегментами индикатора) поступает на цифровой светодиодный индикатор АЛС324А с объединенными катодами, которые заземляются. Все входы сумматоров, подключенные к датчикам, надо для фиксации логической единицы подключить через резисторы к цепи +5 В. Задача 20. Сформировать сигнал F, временная диаграмма которого для одного периода Т показана на рисунке. Решение. Воспользуемся генератором импульсов G с выходной частотой 1 кГц (t=1 мс) и двоично-десятичным счетчиком, на выходе которого формируются сигналы A, B, C, D. Тогда задача сводится к проектированию комбинационной части устройства, обозначенной на функциональной схеме вопросительным знаком. Двоично-десятичный счетчик в течение каждого периода Т последовательно пробегает 10 состояний (с нулевого по девятое), каждому из которых соответствует четырехразрядный двоичный код сигналов A, B, C, D. 
Т=10 мс A D C B В общем случае логическая функция четырех переменных определена на 16 наборах входных переменных. В данном примере используется только 10. При минимизации булевой функции она на этих наборах  может доопределяться по собствен-ному усмотрению. Организуя блоки по единицам (для этого случая блоки выделены на карте Карно), можем записать выражение для логической функции в виде  , которому соответствует вариант реализации устройства на микросхемах К155ЛР3 и К155ЛН1, показанный на рисунке. Задача 21. Построить временную диаграмму выходного напряжения.  Решение. Двоично-десятичный счетчик циклически пробегает 10 состояний (с нулевого по девятое), поэтому картинка выходного напряжения периодически повторяется через 10 мс. В восьмом и девятом состояниях счетчика работа мультиплексора запрещена, на выходе U формируется уровень логического 0. В нулевом и первом состояниях счетчика нули на адресных входах мультиплексора обеспечивают прохождение на выход проинвертированного сигнала генератора G. Во втором и третьем состояниях счетчика на выход проходит логическая 1 с выхода счетчика, обозначенного меткой 2. В четвертом и пятом состояниях счетчика на выход проходит логическая 1 с выхода счетчика, обозначенного меткой 4. В шестом и седьмом состояниях счетчика мультиплексор коммутирует на выход сигнал с выхода счетчика, обозначенного меткой 1, где частота генератора делится в два раза.
Задача 22. Записать последовательность чисел, которые загораются в цикле на цифровом индикаторе.  Решение. Обозначим сигналы на входах дешифратора до подачи активного фронта тактового импульса весовыми коэффициентами 4, 2 и 1, после подачи тактового импульса – 4+, 2+ и 1+. Тогда логика смены состояний счетчика описывается системой уравнений:  ;   ;  .Зафиксируем таблицу переходов после подачи очередного активного фронта тактового импульса n, предположив, что в исходном состоянии на индикаторе горит цифра N=0.
Анализ смены состояний показывает, что в цикле семь состояний (все кроме шестого). Из шестого состояния счетчик переходит снова в шестое. Следовательно, у схемы два алгоритма работы. Если при включении или под действием помехи счетчик переходит в состояние 6, то оно в дальнейшем не меняется. Иначе реализуется цикл, зафиксированный в ответе. Ответ: 0523174 9. КОМПЬЮТЕРНЫЙ ПРАКТИКУМ ПО ЦИФРОВОЙ СХЕМОТЕХНИКЕ |
