Микроэлектроника
 Скачать 3.37 Mb.
|
|
Регистры сдвига Регистры представляют собой цепочки триггеров и предназначены для записи, хранения, сдвига и считывания из них двоичной информации (полубайта, байта и т. д.). Различают регистры сдвиговые (со сдвигом вправо, влево и реверсивные), с параллельной загрузкой, универсальные, кольцевые и файловые.  Регистры сдвига строятся на D-триггерах с динамическим управлением. Тактовые входы объединяются, вход D первого триггера служит для приема информации, а входы D последующих подключаются к прямым выходам предыдущих (рис. 6.18). За четыре такта C (четыре синхроимпульса) последовательную информацию со входа D можно преобразовать в параллельную на выходах DO0 - DO3.
Регистры с параллельной загрузкой также чаще строят на D-триггерах, объединяя их тактовые входы. Микросхемы регистров памяти могут тактироваться потенциалом (К580ИР82) или фронтом (К555ИР27) тактового импульса (рис. 6.19). Обязательным условием при записи данных в регистр является их фиксация до поступления такта. Хранимые данные с выхода первой микросхемы читаются при логическом нуле на входе  (разрешение выхода). При логической единице на входе  выходы микросхемы находятся в высокоимпедансном состоянии. Запись информации во вторую микросхему происходит по фронту тактового импульса только при логическом нуле на входе  (Load – разрешение загрузки). При = 1 имеет место режим хранения данных в регистре.
М  икросхема К155ИР13 (рис. 6.20) является примером универсального регистра. Режим ее работы задается уровнями сигналов на входах SR и SL (см. таблицу состояний регистра). При сдвиге вправо сигнал со входа DR переписывается в младший разряд DO0 по фронту каждого тактового импульса, а старая информация выхода DO7теряется. При сдвиге влево информация с входа DL записывается на выход DO7, а информация с выхода DO0теряется. При SL = SR = 1 микросхема работает как параллельный регистр, запись информации в который с входов DI происходит по фронту тактового импульса. При подаче 0на вход  все триггеры регистра сбрасываются в нулевое состояние.
Иногда желательно осуществлять многократный последовательный вывод информации (регенерацию) из регистра без ее стирания. Для этого необходимо снова ввести данные с помощью обратной связи. Пример схемы кольцевого регистра, который предоставляет такую возможность, показан на рис. 6.21. До тех пор, пока на управляющем входе U поддерживается уровень логической 1, DR = Dвх, обратная связь не действует. За первые n тактов запоминается n-разрядный входной код Dвх. Если теперь подать U = 0, то DR = Qn и выведенный из регистра код поразрядно поступает на вход. После n тактовых импульсов регистр сдвига опять находится в исходном состоянии. Следовательно, логическое состояние на входе управления определяет, вводится ли новая информация или в регистре циркулирует старая. П  омимо основного назначения, регистры имеют другие многочисленные применения. Рассмотрим только некоторые из них.
Н  а регистрах сдвига реализуются самые разнообразные счетчики. Простейшим из них является кольцевой счетчик (рис. 6.22). Элемент 4ИЛИ-НЕ разрешает запись информации в первый триггер регистра только тогда, когда все триггеры находятся в нулевом состоянии. Эта кодовая 1 и перемещается по кольцу (выходы 1, 2, 3, 4, 5). Данное устройство представляет собой синхронный счетчик с Ксч= 5 и выполняет функции распределителя уровня логической единицы по пяти каналам. Его можно использовать для последовательного включения во времени пяти объектов управления.
Счетчик Джонсона. Проанализируем работу другого счетчика на регистре сдвига (вариант счетчика Джонсона), в котором используется перекрестная обратная связь (рис. 6.23). И  сследуемое устройство представляет собой синхронный счетчик на регистре сдвига, построенном на трех JK-триггерах. Состояние первого триггера после подачи очередного среза счетных импульсов генератора G зависит от сигналов обратной связи, поступающих на его информационные входы J и K с выходов Q2 и Q3. Триггер Т2 повторяет состояние триггера Т1 на предыдущем такте, а триггер Т3 – состояние триггера Т2. Удобно анализ работы устройства провести с помощью таблицы состояний, предположив, что первоначально триггеры были сброшены в нулевое состояние (Q1=Q2=Q3=0), а затем на счетный вход поступает очередной k-тый импульс (рис. 6.24). До подачи первого импульса на информационных входах триггера Т1 J=1, K= 0. После первого импульса Т1 переходит в единичное состояние, а логические нули с выходов Q1, Q2 переписываются на выходы Q2, Q3. Уровни сигналов на информационных входах Т1 не изменились. Поэтому после второго импульса он снова будет находиться в состоянии Q1=1. Теперь уже и Q2=1. На информационных входах Т1 устанавливаются уровни J=K= 0. После третьего импульса Т1 не меняет своего состояния, оставаясь в состоянии Q1=1. В этот момент все триггеры находятся в единичном состоянии. При этом на входах Т1 J=0, K=1 и после четвертого импульса триггер Т1 сбрасывается в нулевое состояние. После пятого импульса состояние Т1 не меняется. Теперь на входах Т1 J=K=1. Поэтому после шестого импульса триггер Т1 меняет свое состояние на противоположное и переходит в состояние Q1=1. А  нализ таблицы состояний показывает, что после шестого импульса состояние счетчика такое же, как после первого. Следовательно, в цикле реализуются пять состояний и Ксч = 5. На каждом выходе чередуются три единичных и два нулевых состояния. Выход Q2 повторяет выход Q1с задержкой на один такт, а выход Q3 с задержкой на один такт повторяет выход Q2(см. временные диаграммы сигналов). При включении источника питания каждый триггер может установиться либо в нулевое, либо в единичное состояние. У счетчика на трех триггерах таких состояний восемь. В рассмотренном цикле повторяются пять состояний. Вне цикла остается три состояния. Из состояния 000 (Q1 Q2Q3) поведение счетчика мы уже рассмотрели. Остается проследить, как будет работать счетчик, если при включении он установится в состояния 101или 010. Такой анализ показывает, что из этих состояний, так же как из состояния 000, счетчик выходит на описанный режим работы, когда циклически повторяются состояния 100, 110, 111, 011, 001. Следовательно, начальная установка триггеров в фиксированное состояние не требуется.
последовательностного типа Пример 6.1. Цифровой широтно-импульсный модулятор Двоичный счетчик на микросхемах DD1, DD2 (K555ИЕ7) последовательно в цикле пробегает состояния с 0 по 255 (рис. 6.25), формируя на входах Аi цифрового компаратора код развертки, повторяющийся с периодом Т=256/f, где f– частота генератора тактовых импульсов G. Цифровой компаратор выполнен на микросхемах DD3, DD4 (К555СП1). На входы Bi цифрового компаратора подается восьмиразрядный код управляющего сигнала. Пропорционально этому коду меняется длительность импульсов, формируемых на выходе А< цифрового компаратора, в то время как их пер  иод неизменен и равен Т. Принцип работы микросхемы цифрового компаратора К555СП1 состоит в следующем. Если число, код которого подан на входы А1-А8, больше числа, код которого подан на входы В1-В8, на выходе А> микросхемы появляется логическая 1, на выходах А= и А< – логические 0. Если код числа А меньше кода числа В, логическая 1 появляется на выходе А<, на выходах А= и А> – логические 0. Если коды, поданные на входы А и В, равны, микросхема передает на свои выходы сигналы со входов >, < и = , если на этих входах только одна логическая единица. Пример 6.2. Электронный таймер Обеспечивает включение исполнительного реле на время от 1 до 99 минут, индикацию времени в режиме обратного счета. Генератор G формирует прямоугольные импульсы с частотой f1=2 Гц (рис. 6.26), а на выходе делителя частоты формируются импульсы с периодом T=1/f2=1 мин. Двоично-десятичный код реверсивного счетчика DD3, DD4 (К155ИЕ6) с помощью дешифраторов DD5, DD6 (514ИД1) преобразуется в код управления цифровыми индикаторами HG1, HG2 (АЛС324А). При нажатой кнопке S1 (установка) импульсы генератора с частотой 2 Гц проходят на суммирующий вход счетчика для установки временной задержки. Пуск таймера осуществляется при нажатии кнопки S2. RS-триггер DD1.2 (К155ТМ2) устанавливается в единичное состояние, включая реле К1, и снимает запрет на прохождение минутных импульсов на вычитающий вход счетчика.  После реализации временной задержки RS-триггер сбрасывается в нулевое состояние, выключая реле. Таймер переходит в режим ожидания новой установки, сохраняя нулевое состояние счетчика. Диод VD1 защищает выход триггера от перенапряжения, которое возникает при выключении реле К1 (РЭС64А). Пример 6.3. Устройство управления многоразрядным индикатором Полупроводниковые знаковые многоразрядные миниатюрные одноцветные индикаторы предназначены для преобразования низковольтных электрических сигналов в визуальную буквенно-цифровую информацию. Индикатор представляет собой набор семи-восьми сегментных индикаторов и межэлектродных соединений, конструктивно расположенных и смонтированных в одном корпусе. Эти приборы являются многоразрядными гибридными индикаторами с оптическим увеличением и предназначены в основном для визуальной индикации результатов в малогабаритных счетных устройствах. Конструктивно монолитные многоэлементные кристаллы помещают на общем основании, а для увеличения видимого изображения используется многоэлементная (по числу цифр) пластмассовая линза. Коэффициент увеличения размера знака, в зависимости от типа применяемой линзы, достигает двух-трех. Использование оптического увеличения позволяет также увеличить силу света индикаторов в 2 – 5 раз. Индикаторы исполнены в монолитной полимерной герметизации с числом разрядов от двух до пяти, с учетом возможности бесшовной стыковки и обеспечивают набор шкал на любое число знакомест с шагом разряда 3,7 и 5 мм и высотой высвечиваемого знака 2,5; 3,75 и 5 мм. Н  а рис. 6.27 приведено графическое изображение индикатора АЛ308Б. Наименование сегмента соответствует наименованию вывода. Одноименные разряды во всех сегментах объединены и имеют общий вывод (ОК – общий катод). Выводы 1, 2, 3, 4 – это выходы ОК первого, второго, третьего и четвертого индикаторов. При подаче на входы А – G некоторого символа засветится тот индикатор, общий катод которого соединен с общей шиной. Чтобы обеспечить индикацию четырехразрядного кода, необходимо поочередно подавать код данного разряда на входы A – G и одновременно подключать ОК этого индикатора к общей шине. Такой способ индикации называется динамическим. Динамическая индикация основывается на кратковременном периодическом высвечивании соответствующей цифры в индикаторе, так что при достаточно высокой частоте повторения этого процесса глаз человека не замечает мерцаний, цифра в индикаторе представляется оператору высвечивающейся непрерывно. На рис. 6.28 приведена структурная схема устройства динамической индикации с использованием мультиплексоров, отчего ее называют мультиплексной. Ч  етырехразрядные коды от четырех декад группируют поразрядно на входах четырех мультиплексоров DD1 DD4 (4 1). На входы DD1 подаются младшие разряды декад, на входы DD4 – старшие. С выходов мультиплексоров четырехразрядный код подается на преобразователь двоично-десятичного кода в код управления семисегментным индикатором. С преобразователя код AG поступает на одноименные сегменты четырех индикаторов. Синхронизация работы мультиплексного (динамического) индикатора осуществляется с помощью генератора G и двухразрядного двоичного счетчика. Частота генератора выбирается такой, чтобы мерцание индикаторов было незаметно. Выходные сигналы Q1 и Q2 подаются на адресные входы мультиплексоров. Код Q1=Q2=0 выдает на вход преобразователя код первой декады (D00, D01, D02, D03), одновременно на первом выходе дешифратора DC (DD6) формируется лог. 0, что обеспечивает зажигание первого индикатора. При Q1=1, Q2=0 зажигается второй индикатор, остальные погашены и т.д. Так идет циклический «опрос» декад и зажигание индикаторов.
По функциональному признаку различают постоянные запоминающие устройства (ПЗУ), хранящие информацию, предназначенную только для чтения, и оперативные запоминающие устройства (ОЗУ), предназначенные для записи, хранения и считывания цифровой информации. ПЗУ относятся к комбинационным цифровым устройствам, ОЗУ относятся к цифровым устройствам последовательностного типа. ПЗУ сохраняют информацию при отключенном питании, т.е. обладают свойством энергонезависимости, в ОЗУ информация теряется при отключении питания. П  ЗУ по принципу работы являются преобразователями n-разрядного кода адреса ячейки А в m-разрядный код хранящегося в ней слова D (рис. 7.1). Данные считываются при подаче разрешающего уровня на вход CS. Микросхемы ПЗУпо способу записи в них информации делятся на масочные (ROM – Read Only Memory), программируемые на заводе-изготовителе интегральных микросхем; однократно-программируемые (PROM – Programmable ROM) и многократно-программируемые пользователем (репрограммируемые ПЗУ). Элементом памяти ОЗУ статического типа (RAM) служит триггер на биполярных или полевых транзисторах, ОЗУ динамического типа (DRAM) – конденсатор. Д    ля обеспечения возможности объединения по выходу при наращивании памяти все ПЗУ (также как и ОЗУ) имеют выходы с тремя состояниями () или открытый коллекторный выход ().
С  хемотехническую реализацию ПЗУ масочного типа иллюстрирует рис. 7.2. Схема имеет адресные входы х1, х2, выходы содержимого ячеек памяти z1-z4, вывод для подключения источника питания Е и общий вывод. Верхняя часть схемы представляет собой полный дешифратор. Если разрядность адреса равна n, то в дешифраторе имеем 2n горизонтальных входных линий, на которых формируются входные переменные и их инверсии. Число вертикальных линий в полном дешифраторе равно 2n. С помощью специальных масок программируется наличие или отсутствие р-n-перехода в цепи связи вертикальных и горизонтальных шин матрицы. Размещение диодов матрицы Ипоказано на рисунке жирными точками. Диоды ориентированы так, как показано на вынесенной в кружок части рисунка. На вертикальных шинах матрицы реализуются логические функции  . Каждому набору входных переменных, т.е. адресу ПЗУ, соответствует уровень логической единицы на одной из вертикальных линий и логического 0 на всех остальных. Диоды дешифратора реализуют матрицу И.В нижней части рисунка диоды реализуют матрицу ИЛИ. Количество горизонтальных линий соответствует разрядности слова, записанного по каждому адресу. Наличие диода формирует 1 в соответствующем бите выходного слова, отсутствие диода – 0. В ПЗУ схема дешифратора неизменна, а программируется матрица связей ИЛИ (они удобны для реализации преобразователей кода). В ПЛМ(программируемых логических матрицах) программируются обе матрицы (Ии ИЛИ). ПЛМ удобны для реализации сложных логических функций, их преимущества особенно заметны при большом числе входных переменных. В данном примере реализовано ПЗУ, карта прошивки которого представлена ниже в таблице, слева от которой записаны реализуемые логические функции.  ,
 , , . |
