Микроэлектроника
 Скачать 3.37 Mb.
|
|
5.14. Примеры построения комбинационных цифровых устройств Пример 5.1. Построить коммутатор цифровых сигналов с 256 входных каналов на один выходной. Решение. Схема коммутатора приведена на рис. 5.26. Для коммутации 256 информационных сигналов х0-х255 требуется восьмиразрядная шина адреса а0– а7. Устройство представляет собой многоканальный мультиплексор. Выходной сигнал Y повторяет информацию того входа хi, адрес которого подан на входы а0– а7. Максимальное число каналов, коммутируемое одной микросхемой (например, К155КП1 или К555КП1), равно 16. Для построения устройства требуется 17 корпусов таких микросхем. Младший полубайт адреса канала подается на объединенные адресные входы микросхем DD1 – DD16. На управляющий вход Е этих микросхем подан разрешающий уровень логического нуля. Вторую ступень коммутатора образует мультиплексор DD17, на адресные входы которого подается старший полубайт адреса коммутируемого канала. При Z = 1 все каналы закрыты. При Z = 0, дважды инвертируясь, на выход проходит сигнал того канала, адрес которого зафиксирован на адресных входах а0 – а7. П  ример 5.2. Спроектировать сигнальное устройство, зажигающее светодиод, если сработали любые 7 из 9 датчиков. При срабатывании датчик формирует на выходе лог. 1, иначе на выходе датчика лог. 0. Решение. Просуммируем число сработавших датчиков с помощью сумматоров (рис. 5.27, подключив датчики 1-9 к их входам с весом 1. Логический элемент И-НЕ на выходе устройства формирует логический ноль, необходимый для того, чтобы светодиод загорелся, только при суммарном количестве сработавших датчиков, равном семи. В устройстве можно задействовать микросхемы К555ИМ5 (DD1), К555ИМ2 (DD2), К555ИМ6 (DD3), К555ЛА4 (DD4). Резистор задает рабочий ток светодиода порядка 10 мА.  Пример 5.3. На микросхемах средней степени интеграции создать устройство, обеспечивающее передачу цифровых сообщений от 32 абонентов на передающей стороне такому же числу абонентов на приемной стороне. Установим на передающей стороне четыре мультиплексора 8 1, выходы которых объединим с помощью четырехвходового мультиплексора (рис. 5.28). Выбор источника информации на восьмивходовых мультиплексорах будем вести с помощью трех младших бит адресов А2-А1-А0. Выбор группы источников (выбор мультиплексора ) будем производить с помощью двух старших бит адресов А4, А3, подаваемых на выходной мультиплексор. На приемной стороне установим четыре восьмивходовых демультиплексора, управляющие входы E которых соединим с передающей стороной. Выбор дешифратора-демультиплексора производим с помощью двух старших бит адресов А4, А3 приемной стороны. Эти адреса подаются на дополнительный дешифратор 2:4, выходные сигналы которого поступают на входы  (выбор микросхемы) основных дешифраторов. Выбор источника информации осуществляется младшими битами адресов А 2-А1-А0 приемника. 6. ЦИФРОВЫЕ УСТРОЙСТВА ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПА
Триггером называется устройство, имеющее два устойчивых состояния и сохраняющее любое из них сколь угодно долго после снятия внешнего воздействия, вызвавшего переход триггера из одного состояния в другое. Поэтому говорят, что триггер обладает памятью. Триггер можно представить в общем случае состоящим из ячейки памяти и устройства управления (порой весьма сложного), преобразующего входную информацию в комбинацию сигналов, под воздействием которых ячейка памяти принимает одно из двух устойчивых состояний. По способу записи информации триггеры могут быть асинхронными и синхронными. Триггер называют асинхронным, если сам сигнал, несущий информацию, вызывает его переключение. В синхронных(тактируемых) триггерах информация записывается при одновременном воздействии информационного сигнала и синхронизирующего (разрешающего) импульса. Синхронизация может осуществляться импульсом (потенциалом) или перепадом потенциала (фронтом или срезом импульса). В первом случае (статическое управление) сигналы на информационных входах оказывают влияние на состояние триггера в течение всего времени наличия синхроимпульса. Во втором случае (динамическое управление) воздействие информационных сигналов проявляется только в моменты изменения потенциала на входе синхронизации, т.е. при переходе его от 0к 1(фронт) или от 1 к 0 (срез). По функциональному признаку различают RS-триггеры, D-триггеры, Т-триггеры и JK-триггеры, а также их комбинации. О  снову любого триггерного устройства составляет элементарная ячейка памяти на двух инверторах с кольцом положительной обратной связи, называемая защелкой (рис. 6.1). При подаче питания ЛЭ не могут находиться в активной области передаточной характеристики, так как петлевое усиление много больше единицы, и ячейка переходит в одно из двух устойчивых состояний с инверсными уровнями на выходах  и  . Это состояние ячейка будет хранить, пока включен источник питания.
В асинхронном (нетактируемом) RS-триггере (рис. 6.2, а), выполненном на логических элементах ИЛИ-НЕ, состояниями описанной выше ячейки памяти можно управлять, подавая логическую 1 либо на вход S (Set) установки в состояние Q = 1, либо на вход R (Reset) сброса в состояние Q = 0. Если одновременно подать, а затем снять логическую 1 с обоих входов, то состояние триггера после снятия входных сигналов будет неопределенным. Такая комбинация на входах триггера является запрещенной. Минимальная длительность установочных импульсов должна вдвое превышать время задержки примененных логических элементов, чтобы по петле положительной обратной связи пришло подтверждение о фиксации нового состояния триггера. Аналогичным образом работает асинхронный RS-триггер с инверсным управлением (рис. 6.2, б), выполненный на логических элементах И-НЕ. Установка триггера в единичное и нулевое состояние на выходе Q осуществляется подачей логического нуля на входы  или  . При единичных уровнях на обоих входах триггер не меняет своего состояния (находится в режиме хранения).
Т  актируемый (синхронный) RS-триггер (рис. 6.3) может изменить свое состояние только с приходом тактового импульса на вход С. Помехи, действующие на информационных входах R и S между тактовыми импульсами, не влияют на работу триггера. Запрещенным является состояние CRS=1. При включении питания состояние триггера остается неопределенным. После совпадения единичных уровней на входах S и C триггер устанавливается в единичное состояние. При совпадения логических единиц на входах R и С триггер сбрасывается в нулевое состояние.
D  -триггер (от английского Delay – задержка) имеет один информационный (D – Data – данные) и один тактируемый (С – Clock – тактовая последовательность) вход. Такой триггер можно получить из RS-триггера, подав на R-вход инвертированный сигнал с S-входа (рис. 6.4, а). Условное обозначение D-триггера со статическим управлением показано на рис. 6.4, б. Из временных диаграмм, приведенных на рис. 6.4, в можно увидеть, что при С = 1 триггер работает как повторитель (Q = D), а при переходе сигнала на входе С от логической единицы к логическому нулю триггер запирается и переходит в режим хранения (защелкивает информацию со входа D). В отличие от RS-триггера, D-триггер не имеет запрещенного состояния. Статический синхронный триггер реагирует на входные сигналы в течение всего времени, пока тактовый сигнал С равен единице. Часто, однако, требуется триггер, в котором считываемая информация не передавалась бы непосредственно на выход, а появлялась там только тогда, когда все схемы уже заперты. Этим свойством обладают триггеры с динамическим управлением. D  -триггер с динамическим управлением,тактируемый фронтомтактового импульса,можно выполнить по двухступенчатой схеме, показанной на рис. 6.5, а. При С=0 триггер первой ступени повторяет сигнал D, но триггер второй ступени защелкнут (находится в режиме хранения). При переходе к С=1 первый триггер защелкивает на своем выходе информацию со входа D, а второй повторяет ее на своем выходе. Таким образом, двухступенчатый триггер по фронту тактового импульса защелкивает на своем выходе уровень сигнала с входа D и сохраняет его до следующего фронта. Триггеры с динамическим управлением необходимы для построения счетчиков и регистров сдвига. Из двух вариантов УГО динамического входа, приведенных на рис. 6.5, б и в, в дальнейшем будем использовать вариант б, меняя направление косой черты для обозначения входа при тактировании по срезу импульса. 6.5. T-триггер Т  -триггер (от английского Toggle – опрокидываться, кувыркаться). Он имеет только тактовый вход Т и меняет свое состояние на противоположное по фронту или срезу каждого нового тактового импульса (рис. 6.6). На рисунке показано УГО Т-триггера и как можно выполнить Т-триггер на базе RS- или D-триггеров с динамическим управлением. Каждый раз по фронту сигнала Т изменяется уровень напряжения на выходе Q. Частота изменения потенциала на выходе Т-триггера в два раза меньше частоты импульсов на его тактовом входе. Это свойство Т-триггера используется при построении двоичных счетчиков, а Т-триггер называют также счетным триггером.
JK-триггер выполняет наиболее универсальные функции (J – Jerk – резкое движение, толчок; K – Kill – ликвидировать). Он строится на базе RS-триггера с динамическим тактовым входом (рис. 6.7), но, в отличие от него, в JK-триггере устранено запрещенное состояние при J= K= 1. При совпадении логических единиц на информационных входах J и K он работает как счетный (режим переключения), т.е. меняет свое состояние на противоположное при каждом новом такте. Логическая 1 на входе Jустанавливает триггер в состояние единицы (режим записи 1, установка), логическая 1 на входе К переводит триггер в состояние логического нуля (режим записи 0, сброс) при наличии тактирования. При наличии логических нулей на входах Jи К тактовый импульс не меняет состояние триггера (режим хранения).  Р  аботу триггеров можно описать таблицей состояний и функциями переходов (рис. 6.8). Функции переходов синхронных триггеров описывают состояние триггера Q+ после прихода очередного тактового импульса (его фронта или среза) как логическую функцию входных сигналов и исходного состояния триггера Q до прихода тактового импульса. Примеры микросхем триггеров приведены на рис. 6.9. Наряду с тактируемыми, микросхемы К555ТМ2 и К555ТВ6 имеют дополнительные входы для предварительной установки в единичное или нулевое состояние (комбинированные триггеры). При этом входы установки и являются асинхронными (приоритетными). Предельная частота функционирования триггеров К555ТМ2 составляет 25 МГц, К555ТВ6 – 30 МГц. Микросхема К555ТР2 содержит четыре асинхронных RS-триггера, причем два из них имеют по два объединенных логикой ИЛИвхода (подача логического 0 на любой из них устанавливает триггер в единичное состояние).6  .7. Классификация счетчиков Цифровое устройство, циклически меняющее свои состояния под действием импульсов, подаваемых на один вход, называется счетчиком. Количество тактов, через которое повторяется исходное состояние счетчика, называют коэффициентом пересчета (модулем счета) Ксч. Счетчики строят из цепочек триггеров с динамическим управлением. По коэффициенту пересчета различают счетчики двоичные (Ксч= 2n, где n– разрядность счетчика), десятичные (Ксч = 10n , где n – количество декад счетчика), с произвольным постоянным Ксч, с изменяемым Ксч (программируемые). По направлению счета счетчики делятся на суммирующие, вычитающие, реверсивные. По способу организации внутренних связей между триггерами счетчики могут быть асинхронными (с последовательным переносом) и синхронными (с параллельным переносом). Синхронные счетчики обладают бóльшим быстродействием.
Асинхронные двоичные счетчики строят из цепочки счетных триггеров, соединяя выход предыдущего с входом последующего. Такой счетчик реализован на микросхеме К155ИЕ5 (рис. 6.10). П  ри совпадении логических единиц на выводах 2 и 3 счетные триггеры сбрасываются в нулевое состояние. При замыкании выводов 1 и 12 получаем четырехразрядный двоичный счетчик. Частота счетных импульсов последовательно делится в два раза каждым триггером. При этом счетчик проходит 16 состояний (с 0 по 15), каждому из которых соответствует четырехразрядный код на выходах с весовыми коэффициентами 8, 4, 2, 1. 6.9. Асинхронный двоично-десятичный счетчик Микросхема К155ИЕ2 состоит из счетного триггера (вход – С1, выход – Q1) и счетчика с коэффициентом пересчета Ксч = 5 (вход – С2, выходы – Q2, Q3, Q4). Если их соединить между собой так, как это показано на рис. 6.11, а, то получится двоично-десятичный счетчик, временные диаграммы работы которого приведены на рис. 6.11, б. При поступлении десятого импульса (по его срезу) кодовая комбинация Q4Q3Q2Q1= 1001 сменяется комбинацией 0000, и далее цикл из десяти состояний счетчика (с 0 по 9) периодически повторяется. При совпадении логических единиц на входах R счетчик устанавливается в состояние «0», при совпадении логических единиц на входах S9– в состояние «9». 
В  синхронном двоичном счетчике (рис. 6.12) счетный импульс Т воздействует сразу на все триггеры. Первый триггер работает как счетный. Каждый последующий меняет свое состояние на противоположное, когда все предыдущие находятся в единичном состоянии. Устройство реализует алгоритм работы суммирующего двоичного счетчика с Ксч= 16.
Реверсивные счетчики обладают универсальными возможностями. На рис. 6.13 показаны ИМС синхронных реверсивных десятичного (К555ИЕ6) и двоичного (К555ИЕ7) счетчиков. Уровнем логического нуля на входе L в счетчик записывается четырехразрядный код со входов предустановки 1, 2, 4, 8 (параллельная загрузка). Эта возможность позволяет строить на таких микросхемах счетчики и делители частоты с изменяемым Ксч. Уровнем логической единицы на входе R счетчик сбрасывается в нулевое состояние. Вход R имеет приоритет по отношению ко входу L. При подаче импульсов на суммирующий вход +1 на вычитающем –1 должен быть высокий уровень и наоборот. 
Счетчики с произвольным модулем счета Ксч строятся на основе микросхем двоичных и двоично-десятичных счетчиков. Одним из способов получения произвольного значения модуля счета является использование цепи обратной связи, сбрасывающей его в нулевое состояние, как только суммирующий счетчик переходит в состояние, равное Ксч. Так построен, например, делитель частоты в 14 раз (рис. 6.14). Как только счетчик переходит в 14-е состояние (совпадают логические 1 на входах трехвходового элемента 3И-НЕ), в единичное состояние устанавливается RS-триггер, который сбрасывает счетчик в нулевое состояние. Единичный уровень следующего счетного импульса сбрасывает RS-триггер в нуль. Д   ругой вариант счетчика (например, с коэффициентом пересчета Ксч= 147), показанный на рис. 6.15, организован на основе восьмиразрядного двоичного счетчика (Ксч= 256), который дополнен цепью сброса. Когда счетчик переходит в состояние 147=10010011В (совпадают логические 1 на входах элементов И, подключенных к выходам счетчика с весовыми коэффициентами 128, 16, 2 и 1), происходит его сброс, в результате чего его состояния циклически повторяются через каждые 147 входных тактов. ИМС программируемых делителей частоты(счетчиков с переменным коэффициентом деления). Существует ряд ИМС счетчиков с переменным (программируемым) коэффициентом деления, например, К155ИЕ8, 564ИЕ15.  ИМС К155ИЕ8 может быть названа преобразователем «код - частота». Ее УГО и функции выводов показаны на рис. 6.16. Эта микросхема содержит шестиразрядный двоичный счетчик и программируемое логическое устройство, уменьшающее частоту выходной последовательности fвых по сравнению со входной fвх. Из входной последовательности в 64 импульса, поступающей на счетный вход С, на выход проходит N импульсов, где N – десятичное число, шестиразрядный двоичный код которого подается на управляющие входы микросхемы с метками 32, 16, 8, 4, 2, 1. Выходная частота связана с входной соотношением fвых= fвх · N/ 64. Таким образом, частота импульсов на выходе микросхемы пропорциональна значению управляющего кода N. Надо только учитывать, что если N не равно степени числа 2, то импульсы в выходной последовательности расположены неравномерно. В табл. 6.1 приведены номера импульсов (из входной последовательности в 64 импульса), которые проходят на выход при логической единице на соответствующем управляющем входе. При произвольном коде N на выход проходят импульсы, соответствующие логическим единицам во всех разрядах числа N. Таблица 6.1 Таблица функционирования микросхемы К155ИЕ8
Другой способ построения счетчиков с произвольным модулем счета реализован в программируемом делителе частоты, представленном на рис.6.17. SA1 DD1 DD2 SA2 DD3 DD4  Рис. 6.17. Программируемый делитель частоты На лимбах программных переключателей SA1, SA2 набирается число N=AB (A-десятки, В-единицы). На выходах переключателей формируется инверсный двоично-десятичный код цифр А и В. Инверторы DD1, DD3 подают на входы предварительной установки счетчиков DD2, DD4 прямой двоично-десятичный код числа N. Счетчики работают в режиме вычитания (обратного счета). Когда счетчики находятся в нулевом состоянии и приходит счетный импульс, по его фронту D-триггер формирует логический ноль на выходе и в счетчик загружается число N, которое в течение следующих N тактов считывается до нуля. Число состояний счетчика равно N+1. Таким образом, fвых = fвх/(N+1), т.е. на программном переключателе надо набирать число, на единицу меньшее требуемого коэффициента деления частоты. Длительность выходного импульса (активный уровень – нулевой) равна периоду входных импульсов. |