Телекоммуникации и Информатика и вычислительная техника Ульяновск 2007 2
 Скачать 1.77 Mb.
|
|
2.10. Основные характеристики логических элементов Основными характеристиками логических элементов являются статическая характеристика передачи, статическая помехоустойчивость, быстродействие, число входов или коэффициент объединения по входу, нагрузочная способность или коэффициент разветвления по выходу, потребляемая мощность. Статическая характеристика передачи (рис. 2.11) представляет собой зависимость напряжения вы на выходе ЛЭ от напряжения U вх на одном из его входов вы = f(U вх )). При этом напряжения на других входах поддерживаются постоянными и соответствующими уровню логического нуля для схем ИЛИ-НЕ и уровню логической единицы для схем И-НЕ. В этом случае ЛЭ превращается в инвертор. К выходу исследуемого элемента подключается в качестве нагрузки однотипный элемент. U вых U 1 вых U 0 вых U 0 вх U n1 U n2 U 1 вх U вх Рис. 2.11. Статическая характеристика передачи ЛЭ Основные параметры статической характеристики передачи уровни напряжения и U 0 , равные соответственно логическим единице и нулю логический размах U 1 пом U 0 пом U U m M N 35 или перепад напряжения U m ; пороговые уровни U nl и U n2 и ширина активной области U. Отношение U m / U представляет собой значение среднего коэффициента передачи в активной области. Точки Ми характеризуют положение рабочей точки на статической характеристике передачи при подаче на вход ЛЭ уровней напряжения U 0 и Статическая помехоустойчивость – определяется наибольшей величиной напряжений пом и пом (рис. 2.11), которые могут быть поданы на вход элемента относительно логических уровней 0 и 1 и не вызовут ложных переключений. Причиной таких помех могут быть паразитные падения напряжения на шинах питания. В практических схемах значение пом колеблется от 0,1 до 0,3 В в элементах с низкой помехоустойчивостью и до 1,0 В – в элементах с высокой помехоустойчивостью. Быстродействие в логических элементах определяется величиной задержки перепада напряжения при переходе его через ЛЭ. Эта задержка определяется наличием некоторого порога срабатывания элемента, инерционностью полупроводниковых приборов, влиянием паразитных емкостей. Она обычно измеряется на уровне, равном половине величины перепада и оказывается различной для положительного (t 3 + ) и отрицательного (t 3 – ) перепадов (рис. 2.12). Рис. 2.12. Определение среднего времени задержки ЛЭ Средней задержкой называют их полусумму t З.ср = (t 3 + + t 3 – )/2. t 3 – t 3 + U вх U вых 0,5U m 0,5U m U m 36 Быстродействие логической схемы тем выше, чем меньше t З.ср. . Все логические элементы по быстродействию можно разделить условно на 4 группы сверхбыстродействующие З.ср. < 5 нс быстродействующие – t З.ср. = 5 – 10 нс среднебыстродей- ствуюшие – t З.ср. = 11 – 15 нс медленнодействующие – t З.ср. > 15 нс. Коэффициент объединения по входу или число входов (m) логического элемента определяет максимальное количество входных сигналов, над которыми можно произвести операции ИЛИ и Ив зависимости от типа элемента m = 2 – 12. Нагрузочная способность или коэффициент разветвления по выходу (n) харак- теризирует число входов аналогичных элементов, которые можно подключить к выходу данного элемента без нарушения его нормального функционирования. В зависимости от типа элемента n изменяется от 3 до 100. Потребляемая мощность рассеивания в ЛЭ определяет не только его экономичность, но, что часто более важно, – степень его разогрева. Это ограничивает габариты элемента и всего устройства в целом. Уменьшение габаритов элемента и, следовательно, величины его охлаждающей поверхности при заданной величине его рассеивающей мощности приводит к росту температуры элемента сверх допустимого значения и к нарушению его работоспособности. Это обстоятельство оказывается особенно существенным в микроминиатюрных интегральных элементах. В сложном цифровом устройстве примерно половина входящих элементов в любой момент времени оказывается закрытой, а другая половина – открытой. Поэтому в качестве характеристики элемента пользуются понятием средней мощности Р ср , под которой понимается полусумма мощностей, рассеиваемых в двух статических состояниях элемента закрытом и открытом. Величина Р ср достигает сотен милливатт. 2.11. Резисторно-транзисторные логические элементы Схема базового элемента РТЛ изображена на рис. 2.13. Ее основой является простейший ключ – инвертора операция ИЛИ реализуется входной сборкой резисторов. Схема относительно проста, но обладает рядом недостатков, основным из которых является сильная зависимость глубины насыщения транзистора Тот числа логических единиц на входе, что приводит к ухудшению динамических характеристик транзистора. Этаже причина ограничивает функциональную сложность 37 ЛЭ – уменьшает коэффициент объединения по входу и коэффициент разветвления по выходу. Развитие интегральной схемотехники и технологии привело к тому, что в настоящее время система РТЛ практически не применяется. R1 R2 R3 o o o R4 R5 VT1 Y o 1 Х Х Х 2 3 1 1 Х Х 2 Х 3 o 2 3 1 Y = X + X + X + E а б Рис. 2.13. Принципиальная схема (аи функциональное обозначение (б) РТЛ элемента Диодно-транзисторные логические элементы Диодно-транзисторные логические элементы находят широкое применение в цифровых устройствах. Они имеют повышенную помехоустойчивость, среднее быстродействие и сравнительно большой коэффициент разветвления по выходу n. Основная схема ДТЛ-элемента, выполняющая логическую функцию И-НЕ, дана на рис. 2.14. о VD5 о R3 VT1 о + ЕЕ о о о 1 Х Х Х 2 3 Y = X X Рис. 2.14. Принципиальная схема ДТЛ-элемента 1 2 3 k 1 k 38 Диоды VD1 – VD3 на входе схемы совместно с резистором R1 выполняют логическую операцию И. Транзистор VT1 выполняет роль усилителя-инвертора. Диоды VD4, VD5 создают напряжение смещения, необходимое для совместимости уровней входного и выходного сигналов в схеме. В закрытом состоянии схемы резистор задает ток через смещающие диоды, обеспечивая требуемое увеличение порога запирания транзистора VT1. В открытом состоянии схемы транзистор VT1 находится в режиме насыщения и выходное напряжение схемы равно напряжению насыщения коллектора транзистора КН, а в закрытом состоянии оно близко к напряжению Е. Схема задерживает сигнал при выключении. Это связано с рассасыванием избыточного заряда в базе, накопленного в режиме насыщения и наличием паразитных емкостей. При подаче на все входы высокого уровня напряжения (логическая единица) входные диоды VD1 – VD3 смещаются в обратном направлении, и ток, протекающий через резистор поступает в базу транзистора VT1 и вызывает его насыщение. Напряжение на выходе схемы равно напряжению нуля. Если на любом из входов схемы появляется низкий уровень напряжения, соответствующий уровню логического нуля, то соответствующий диод на входе открывается, диоды VD4, VD5 закрываются, и ток, протекающий через резистор R1, переключается из базовой цепи транзистора в цепь источника входного сигнала. Транзистор VT1 закрывается, выходное коллекторное напряжение схемы возрастает до напряжения Е. Источник питания Е обеспечивает насыщение транзистора VT1. 2.12. Транзисторные элементы с непосредственной связью (НСТЛ) Схема НСТЛ-элемента приведена на рис. 2.15. Схема ЛЭ образована соединением коллекторов нескольких (на рисунке – трех) транзисторов. Здесь применена непосредственная связь выхода предыдущего каскада со входом последующего. Если на все входы поступают низкие уровни напряжения логический нуль, то все три транзистора VT1 – VT3 закрыты и на выходе напряжение равно +Е (без учета подключения ЛЭ к нагрузке, что соответствует уровню логической единицы. 39 VT2 о VT1 VT3 о о + E 1 о Х 1 Х Х 2 о 3 о Y Х Х Х 2 Ха б Рис. 2.15. Принципиальная схема (аи функциональное обозначение (б) НСТЛ-элемента Если хотя бы на один вход поступает высокий уровень напряжения (логическая единица, то соответствующий транзистор открывается и насыщается и выходное напряжение снижается до кн, что соответствует логическому нулю. При подаче логической единицы на большее число входов насыщается большее число транзисторов, но уровень выходного потенциала почти не изменяется и остается близким к нулю. Таким образом здесь реализуется операция ИЛИ-НЕ. При работе схемы на однотипные элементы уровень логической единицы определяется значением напряжения насыщения базы равным примерно 0,7–0,8 В кремниевых транзисторов, а значение напряжения насыщения коллектора равно 0,2–0,3 В. Такая малая разница уровней напряжения между логической единицей и нулем снижает помехоустойчивость данной схемы, но схема элемента НСТЛ отличается простотой и требует относительно небольшого числа компонентов, в результате чего эти элементы имеют особые преимущества для миниатюризации. 2.13. Транзисторно-транзисторные логические элементы Схема ТТЛ ЛЭ, выполняющего логическую функцию И-НЕ, серии 155 представлена на рис. 2.16. Схема содержит входной каскад, реализующий функцию И, фа- зоинверсный каскад с источником тока и выходной каскад с активной нагрузкой. k k 1 2 3 40 о о VT2 VT4 VT1 VD4 о & R4 Х Х Х 1 2 3 Y = X X X 1 2 3 X X X 1 2 3 Y R1 R3 R5 U U о E + о а б Рис. 2.16. Принципиальная схема (а) ТТЛ-элемента серии 155 и его функциональное обозначение (б) Эмиттеры транзистора VT1 служат входами логического элемента и соединены с шиной нулевого потенциала через обратно-смещенные антизвонные диоды VD1 - VD3. Эти диоды служат своего рода демпфером, защищая от отрицательного входного напряжения транзистор VT1. При поступлении хотя бы на один эмиттер потенциала, близкого к нулю, через эмиттер начинает вытекать базовый ток транзистора VT1, создавая на входе ток логического нуля, ограничивающийся сопротивлением резистора. В таком режиме потенциал коллектора VT1 низок и транзисторы VT2 и VT5 закрыты. Транзистор VT4 открыт, обеспечивая на выходе уровень напряжения логической единицы 4 VD бVT4 п 1 вых U 3 R I Е U Если на все эмиттеры транзистора VT1 подать напряжение U 1 вх , равное примерно напряжению питания Е п , то эмиттерные токи VT1 резко уменьшатся (входные токи логических единица базовый ток уйдет в коллектор, создавая на базе транзистора высокий потенциал. Транзистор VT2 открывается, запирая при этом транзистор и отпирая транзистор VT5. Транзистор VT5 входит в насыщение, обеспечивая на выходе напряжение, равное примерно 0,4 В. Это напряжение есть напряжение логического нуля U 0 вых (положительная логика. вых п вх VD1 – VD3 41 Источник тока на VT3 и эмиттерный повторитель на VT5 способствуют улучшению передаточной характеристики логического элемента. При отпирании транзистора потенциал коллектора VT5 начинает падать (рис. 2.17), ив отсутствии источника тока, вместо которого может быть включен резистор, в точке 1 передаточной характеристики произошел бы излом, продолжение которого показано пунктиром. U вых U 1 вых 1 2 U 0 вых 3 U 0 вх. max U 1 вх. min U вх Рис. 2.17. Аппроксимированная передаточная характеристика логического элемента ТТЛ (заштрихованы области допустимых значений U 0 вх и U 1 вх в статическом режиме) Положение точки излома определяется напряжением отпирания транзистора VT2, это максимально допустимое, те. пороговое напряжение логического нуля на входе U 0 вх.max 0,8 В. Однако источник тока на транзисторе VT3 проявляет свойства нелинейного сопротивления ив начальный период повышения U вх ограничивает коллекторный ток транзистора VT2, сдерживая спад выходного напряжения U 1 вых . В тоже время с повышением в медленно повышается и потенциал эмиттера VT2 ив точке 2 транзистор VT5 отпирается. В результате происходит резкое снижение выходного напряжения до уровня U 0 вых , когда U вх достигает значения минимально допустимого напряжения логической единицы в 2,0 B (точка 3 на рис. 2.17), переходные процессы заканчиваются, т. к. транзистор VT5 оказывается насыщенными дальнейшее повышение U вх на потенциале коллектора практически не отражается. Логические элементы серий 530, 531 явились результатом совершенствования микроэлектронной технологии, позволившей вначале х годов начать изготовление в масштабах серийного производства выпрямляющих контактов металл- полупроводник, известных как переходы Шоттки (рис. 2.18). 42 R2 VT3 VT2 VT1 R1 R3 VT4 о VD4 VT6 R4 VT5 R5 о о Х Х Х Х Х Х 1 1 2 2 3 3 Y U о E о U Y = X X X + а б Рис. 2.18. Схема логического элемента И-НЕ серий 530, 531 ТТЛШ (аи его функциональное обозначение (б) Идея использования нелинейной отрицательной обратной связи для повышения быстродействия транзисторных ключей состоит в следующем. Известно, что время, затрачиваемое на формирование фронта выходного импульса, определяется рассасыванием инжектированных неосновных носителей, когда транзистор переходит из насыщения в область отсечки. Необходимо предотвратить вхождение транзистора в режим глубокого насыщения. Это может быть достигнуто путем приложения к участку база-коллектор запирающего напряжения. Если между базой и коллектором включить диод Шоттки, подсоединив анодом к базе, то при отпирании транзистора на коллекторе в некоторый момент времени устанавливается потенциал, отпирающий диод Шоттки. Напряжение отпирания перехода Шоттки 0,4–0,5 Вт. е. меньше, чем падение на переходе база-коллектор и, следовательно, диод Шоттки откроется раньше, чем переход база-коллектор. Таким образом коллекторный переход оказывается запертыми режим насыщения исключается. Важным достоинством диодов Шоттки является то, что в них отсутствует инжекция неосновных носителей. В связи с этим при выключении не затрачивается время на рассасывание избыточного заряда и время их переключения составляет около 0,1 нс. вых п вх VD1 – VD3 1 2 3 43 В серии ТТЛШ 1531, 1533 использованы транзисторы с диодом Шоттки сочень малым объемом коллекторной области, чем реализовано практически предельное быстродействие. На рис. 2.19 представлена схема ТТЛШ 1531 серии, реализующая операцию И. VD2 VD3 VD4 VT6 VT1 VT4 VD1 VD6 VD5 VT2 VT3 VT5 o o o o R1 R2 R4 R5 R8 R3 Х Х 1 2 R6 R7 +E Y = Х Х Рис. 2.19. Принципиальная схема элемента ТТЛШ серии 1531 Чтобы сохранить значительную нагрузочную способность элемента, входной ток низкого уровня уменьшен примерно враз. Для этого в схему ЛЭ добавлен после логической диодной матрицы эмиттерный повторитель на транзисторе VT1. Резисторы и R3 фиксируют пороговое напряжение на уровне 1,5 В, что повышает помехоустойчивость ЛЭ. В таблице 2.10 приведены сравнительные характеристики различных серий ТТЛ-элементов по быстродействию и потребляемой мощности. Таблица 2.10 Серия ТТЛ К К К К К К К t з.ср. , нс 33 9 6 9,5 3 4 3 Р ном , мВт 1 10 22 2 19 1,2 4 1 п 44 2.14. Логические элементы стремя состояниями Схема ЛЭ стремя стабильными состояниями и ее функциональное изображение представлены на рис. 2.20. VT2 VT4 R4 R2 VD1 VD2 VT3 R3 o o Y R1 VT1 Х Х 1 C 2 +E & o o Y C 2 Х Х 1 а б Рис. 2.20. Принципиальная схема (аи функциональное изображение ТТЛ-элемента стремя состояниями (б) Схемы стремя состояниями имеют состояния по выходу состояние логической единицы состояние логического нуля обрыв. Они могут работать на общую шину, поэтому используются в качестве шинных формирователей. Схема работает следующим образом. Для управления транзисторами VT3 и VT4 введена дополнительная управляющая цепь, которая называется управлением (вход С. Этот вход через диод VD1 подключен к базе транзистора VT3, а также к эмиттеру транзистора VT1. Когда на вход С поступает напряжение, соответствующее уровню логического нуля, транзисторы и VT4 закрыты. Это соответствует третьему состоянию – обрыв, те. логический элемент как бы отключается от выходной шины. Если на вход С подается высокий потенциал, то диод VD1 закрывается и транзистор VT3 будет работать как в обычной ТТЛ-схеме. п 45 2.15. ТТЛ логические элементы с открытым коллектором Схема ЛЭ с открытым коллектором приведена на рис. 2.21. R2 o R1 VT1 VT3 o o Y 1 Х Х C 2 R3 VT2 +E 2 +E 1 Рис. 2.21. Схема ТТЛ логического элемента с открытым коллектором Эти элементы применяются в тех случаях, когда необходимо питать энергоемкую нагрузку. Выход с открытым коллектором позволяет иметь много параллельных выходов, что обеспечивает логическое сложение выходных функций схем при подаче напряжения питания Е на группу соединенных вместе выходов через резистор соответствующей величины сопротивления, которая зависит от числа соединенных выходов и числа подключенных к ним входов последующих элементов. Кроме того, выход с открытым коллектором дает возможность в качестве нагрузки использовать лампы накаливания, светодиоды, обмотки реле, индикаторы и т. д. 2.16. ЭСЛ логические элементы Логические элементы эммитерно-связанной логики (ЭСЛ) обладают наиболее высоким быстродействием из всех существующих ЛЭ, что обусловлено следующими факторами открытые транзисторы работают в активном режиме, благодаря чему отсутствует задержка, связанная с рассасыванием избыточного заряда в транзисторах внутренняя симметрия ЛЭ обеспечивает практическое отсутствие изменения потребляемого тока при переключении и связанных с ним всплесков напряжения в цепях питания. 46 Логические элементы ЭСЛ выполняются на базе переключателей тока рис. 2.22). На базу транзистора VT0 подано напряжение Е. Пусть U вх1 = E 0 , при этом оба транзистора работают в активном режиме. Ток через резистор э равен э = |E 0 U бэо | э. Транзисторы выбирают идентичными, поэтому i э = i э э. o o o o VT1 VT0 o o o Рис. 2.22. Схема переключателя тока U k1 = U k0 = п э . Если входное управляющее напряжение U вх1 > E 0 , то i эк увеличиваются, напряжение падает, а напряжение э растет, что приводит к уменьшению U бэ0 и, следовательно, к уменьшению i k0 и к увеличению U k0 . Дальнейшее увеличение в приводит к полному запиранию транзистора VT0. При этом напряжение п (без учета неуправляемых тепловых токов, U k1 = п э. Ток эк течет только через транзистор VT1. Приуменьшении напряжения U вх относительно Е уменьшается ток i k1 , растет напряжение U k1 , растет ток i k0 , уменьшается напряжение U k0 . При некотором в < транзистор VT1 закрывается и ток э течет только через транзистор VT0. В этом случае п - э U k1 = Е п . Таким образом, при изменении U вх на некоторое значение симметрично относительно Е, транзисторы переключаются (рис. 2.23). Выходной перепад напряжения U mвых = э. Отметим, что высокий входной уровень U 1 вх соответствует уровню логической единицы Е, а низкий входной уровень U 0 вх – уровню логического нуля Е. Обычно выбирают E 0 = 0,5 (ЕЕ. п 0 k1 k1 k0 k0 k0 k1 э1 э0 э э э бэ1 бэ0 вх1 47 Схема ЭСЛ логического элемента представлена на рис. 2.24, в которой для реализации многовходовой переключательной функции входной транзистор заменяют группой параллельно соединенных транзисторов, а для согласования входных и выходных уровней логической единицы и нуля в схему включены эмиттерные повторители. При этом на выходе у формируется функция ИЛИ-НЕ, на выходе у – функция ИЛИ. Е = U 0 t t U (U ) E = U Рис. 2.23. Временная диаграмма состояния переключателя тока о о о о о о о о VT2 VT3 VT4 VT0 + + VT5 Y о Х Х Х Y VT1 +E о о E R R R R R Рис. 2.24. Принципиальная схема ЭСЛ логического элемента U U 1 вх вх 0 вых k1 mвых U 0 вых = п I э R k E п = U 1 вых = U k1 0 вх k 1 1 1 2 3 п 2 2 0 э k0 48 Имея высокое быстродействие, схемы ЭСЛ имеют и недостатки низкая помехоустойчивость и большая потребляемая мощность, т. к. для достижения быстрого перезаряда паразитных емкостей в схеме используются резисторы с малым сопротивлением, через которые текут большие токи. |