Телекоммуникации и Информатика и вычислительная техника Ульяновск 2007 2
 Скачать 1.77 Mb.
|
|
4.5. Синхронный триггер Синхронный триггер отличается от асинхронного наличием С-входа, на который поступают синхронизирующие (тактовые) сигналы. Синхронный триггер состоит из асинхронного триггера и комбинации цифрового устройства риса Как видно из риса, синхронный триггер построен на элементах И-НЕ. Схема 1 представляет собой комбинационную схему стремя входами S, Си двумя выходами. Схема 2 представляет собой асинхронный триггер на элементах И-НЕ. o o Q Q & & & & o С а б Рис. 4.6. Схема синхронного триггера (аи его условное графическое обозначение (б) При С = 0 выходы логических элементов схемы 1 принимают значение 1 и не зависят от входных сигналов S и R. При С = 1 входные логические схемы 1 открыты для передачи информационных сигналов R и S на входы асинхронного триггера. Закон функционирования синхронного триггера на элементах И-НЕ задан табл. 4.3. Таблица 4.3 C t S t R t Q t Q t+1 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 - 1 1 1 1 - 81 Карта Карно, описывающая работу синхронного триггера на элементах И-НЕ, представлена на рис. 4.7. Используя карту Карно, можно получить минимальную булеву функцию для описания работы синхронного триггера Q t+1 = t t t t t t S C Q C Q R C t S t 00 01 11 10 R t Q t 00 0 0 1 0 01 1 1 1 1 11 1 1 *1 0 10 0 0 *1 0 Рис. 4.7. Структура карты Карно для синхронного триггера Отсюда видно, что синхронный триггер принимает состояние 1, если на входы Си поступают уровни 1, или сохраняет единичное состояние Q при отсутствии единичных сигналов на входах С или R. Общее время установки состояния триггера равно сумме задержек передачи сигнала через цепочку из трех логических элементов с задержкой t в каждом t = 3t Зср При этом длительность синхросигнала t c на входе С должна быть равна или превышать время переключения Длительность паузы t п между двумя сигналами на входе С должна быть достаточной для переключения входных элементов в схеме 1 (рис. 4.6): п 3t Зср Следовательно, минимальный период повторения синхронизирующих сигналов на входе С равен 4t, а наибольшая частота переключений F max =l/4t Зср 82 4.6. триггер Триггер типа или триггер-задержка это синхронный триггер с одним информационным входом D, реализующий логическую функцию Q t+1 = t t Сто есть значение сигнала на выходе Q триггера на t+1 такте (при С = 1) определяется значением входного сигнала D на предыдущем t такте. Основное назначение триггера заключается в задержке информации на один такт. Схема триггера на элементах И-НЕ приведена на риса, а условное обозначение триггера на рис. 4.8, б. Q & o T Q & o o & & o D С Q D C o Q а б Рис. 4.8. Схема триггера на элементах И-НЕ (аи его условное графическое обозначение (б) В момент времени t действия тактового импульса, соответствующего появлению сигнала 1 на входе D, на выходе триггера Q единичного напряжения еще нет оно появится только после окончания тактового импульса и может быть использовано только при поступлении тактового импульса в момент времени t+1, тес задержкой на один такт. триггер (риса) может быть построен на двух синхронных триггерах Т и Т и двух инверторах Э и Э. Такую схему триггера называют схемой ведущий- ведомый или двухступенчатым триггером. Его условное обозначение показано на рис. 4.9, б. Как и синхронные триггеры Т и Т, элементы Э 1 и Э выполнены на элементах И-НЕ. Информационным входом триггера является вход D. Вход С служит для подачи тактовых импульсов. Пусть на вход D поступил сигнал 1. При D = l напряжение на входе Т 1 соответствует сочетанию сигналов S = l, R = 0. Появление очередного тактового импульса на входе С приведет к установлению триггера в состояние, при котором напряжение на его выходе равно единице. 83 S C R o & o D & o С S C R o Q Q Q o Q Q TT D C T T Q Э Э а б Рис. 4.9. Схема двухступенчатого триггера (аи его условное графическое обозначение (б) На входах R и S триггера Т появляется сочетание сигналов S = l, R = 0. Однако вовремя действия тактового импульса напряжение на выходе инвертора Э равно нулю. Сигнал на входе С триггера Т является нулевыми переключение триггера Т не происходит. Однако как только закончится тактовый импульс, сигнал на входе С триггера Т принимает значение 1 и триггер Т переключится в состояние единица. Если на входе D напряжение приняло нулевой уровень, тона выходе Э напряжение соответствует единичному значению. На триггер Т подается сочетание входных сигналов, которое должно установить триггер T 1 в состояние 0. Это произойдет вовремя действия очередного тактового импульса, когда напряжение на выходе элемента Э равно 0. Поэтому, хотя на входы триггера Т и будет вовремя действия тактового сигнала подаваться сочетание сигналов S = 0, R = 1, переключение триггера не произойдет. После окончания действия тактового импульса на выходе триггера Т, напряжение примет нулевой уровень. Двухступенчатые триггеры обладают расширенными функциональными возможностями, например, присоединении инверсного выхода Q со входом D образуется триггер Т-типа. 1 1 2 2 84 4.7. Универсальный триггер Универсальный триггер, схема которого приведена на рис. 4.10, представляет собой двухступенчатый синхронный триггер. & o S R o o o T 1 & & C K o o S R o Рис. 4.10. Схема триггера Схема триггера состоит из двух асинхронных триггеров с инверсными входами и двух комбинационных устройств, каждое из которых содержит две схемы И-НЕ стремя входами каждая. Закон функционирования триггера задается таблицей. триггер отличается от синхронного триггера тем, что не имеет запрещенных комбинаций сигналов на входах J и К. Кроме того, при J = K = 1 триггер изменяет свое состояние на противоположное, те. работает как триггер со счетным входом (Т-триггер). Таблица 4.4 С 0 0 0 1 1 1 1 J t 0 0 1 1 0 0 1 1 K t 0 1 0 1 0 1 0 1 Q t Q t Q t Q t Q t Q t Q t Q t Q t Q t+1 Q t Q t Q t Q t Q t 0 1 При С = 0 входы J и К заблокированы и, следовательно, оказываются заблокированными входы S и R триггера Т. При Св соответствии с информационными сигналами на входах J и К устанавливается состояние ведущего триггера Т. При этом на входы S и R ведомого триггера Т поступают сигналы, при которых его предыдущее состояние сохраняется. При С = 0, когда входы триггера Т закрыты для входной 85 информации, входы триггера Т открываются и состояние ведущего триггера воспринимается ведомым триггером. Одним из широко используемых вариантов построения является схема триггера с входной логикой (риса. Условное обозначение триггера дано на рис. 4.11, б. 1 & o o o Q 1 & o o 1 & o o & & 1 & o а S & о J C & R K о ТТ о Q Q D C K TT о 1 об в Рис. 4.11. Схема триггера со входной логикой (а его условное графическое обозначение (б триггер типа на основе триггера (в) 86 При С = 1 вторая ступень блокирована, а информационные сигналы устанавливают состояние первой ступени. При сигнале С = 0 вторая ступень воспринимает состояние первой. Требуемое начальное состояние триггера устанавливается с помощью сигналов, подаваемых на входы триггеров первой и второй ступени. В схеме триггера имеются потри конъюнктивно связанных входа J и К. Их можно использовать для построения сложных схем. На основе триггера можно построить триггер типа. Для этого информационный сигнал D подается на входа на вход К сигнал D подается через инвертор (рис. 4.11, в. 4.8. Т-триггер Т-триггеры, или триггеры со счетным входом, могут быть получены из триггера присоединении обоих информационных входов J и К, и подаче на них уровня 1 (риса. Функционирование Т-триггера описывается таблицей 4.5. В качестве счетного входа Т используется вход С. При подаче сигнала на вход С Т-триггер будет переключаться в состояние, противоположное предыдущему. J C K TT Т Q Q o J C K TT Т Q Q o V 1 а б Рис. 4.12. Схемы Т-триггера (аи триггера (б) на основе триггера Таблица 4.5 С 0 1 1 Q t Q t 1 1 1 Разновидностью Т-триггера является триггер, в котором вход V является управляющим. При V = 1 триггер превращается в Т-триггер. При V = 0 триггер сохраняет свое состояние неизменным (рис. 4.12, 6). « » 87 4.9. Синхронный триггер с динамическим управлением Синхронный триггер с динамическим управлением по входу С воспринимает информацию для изменения состояния лишь тогда, когда на С-входе совершается переход с уровня 0 на уровень 1, либо наоборот. Для получения триггера с динамическим входом достаточно построить схему, показанную на рис. 4.13. о о о о о о о Рис. 4.13. Схема триггера с динамическим входом на элементах И-НЕ Если при Сна информационные входы поступили какие-либо уровни S и R, то при смене уровня на входе С сна на выходе элемента Э образуется 0, который поступает на вход элемента Э и обеспечивает на его выходе уровень 1 независимо от последующих значений уровня на входе S. Вход S логически отключается и никакие изменения уровней на входах S и R триггер не воспринимает, пока не произойдет на входе С переход с уровня 0 на уровень 1. Аналогично можно построить схему триггера с динамическим входом на элементах ИЛИ-НЕ (риса. Здесь информация воспринимается триггером со входов S и R при смене уровней Сна С = 0. Условное изображение такого триггера представлено на рис. 4.14, б. Схема триггера с динамическим входом приведена на риса, его условное обозначение дано на рис. 4.15, б. Прием в триггер информации со входа D происходит в момент смены на входе С уровня 0 на уровень 1. Э Э Э Э 88 о о о о о о о 1 1 1 1 T Q Q о S С R а б Рис. 4.14. Схема триггера с динамическим входом на элементах ИЛИ-НЕ (аи его условное графическое обозначение (б) о о о о о о о T Q Q о D & & & & D С а б Рис. 4.15. Схема триггера с динамическим входом на элементах И-НЕ (аи его условное графическое обозначение (б) 4.10. Функции возбуждения триггеров Таблицы истинности и функции переходов наиболее полно отражают все особенности работы триггеров. Каждая строка этих таблиц определяет, в какое состояние Q t+1 должен перейти триггер из состояния Q t , если заданы сигналы на его управляющих входах. При проектировании устройств на триггерах часто решается обратная Э Э Э Э Э Э Э Э 89 задача необходимо знать, какие логические сигналы следует подать на управляющие входы триггера, чтобы произошел его переход из одного заданного состояния (в другое (Q t+1 ). Для отображения такой информации часто используются таблицы функций возбуждения (табл. 4.6). Например переход триггера из состояния Q t = 0 в состояние Q t+1 =1 происходит при единичном сигнале на его информационном входе. Этот сигнал вызывает также переход триггера из состояния Q t = 1 в состояние Q t+1 =1. Аналогично составляется таблица функции возбуждения для Т-триггера. Таблица 4.6 Переход Функции возбуждения триггеров D Т RS JK Q t Q t+1 D Т R S J К 0 0 0 0 * 0 0 * 0 1 1 1 0 1 1 * 1 0 0 1 1 0 * 1 1 1 1 0 0 * * 0 RS- и триггеры содержат по два управляющих входа. Следовательно, каждый из них имеет по две функции возбуждения. Из таблицы истинности триггера табл. 4.3) следует, что триггер не изменяет своего нулевого состояния (переход 00) при двух различных значениях управляющего сигнала на входе R. Это означает, что сигнал на входе R не оказывает влияния на данный переходи значение сигнала на данном входе при переходе 00 не определено. Неопределенность функции возбуждения отмечается знаком *. Аналогичным знаком отмечена функция управляющего сигнала на входе S при переходе триггера из состояния Q t = 1 в состояние Q t+1 = 1. Функция возбуждения триггера одержит по два неопределенных значения для каждого из управляющих сигналов на входах J и К. Обозначения управляющих входов синхронных триггеров Для полного цикла работы двухступенчатого триггера необходимы два перепада синхронизирующего сигнала. Для тактирования двухступенчатых синхронных триггеров могут использоваться импульсы как единичного активного уровня, таки нулевого активного уровня. Символ на синхровходе триггеров означает, что перезапись информации и ведомый триггер происходит при переходе синхросигнала из единичного в нулевой логический уровень, а символ означает, что перезапись информации происходит при переходе синхросигнала из нулевого в единичное состояние. Для импульсов нулевого активного уровня внутри символов ставится кружок знак инверсии (таблица 4.7). Таблица 4.7 Спад – фронт импульса Обозначение Амплитуда тактового импульса Уровень активности тактового импульса 1 0 1 0 4.11. Регистры Регистром называется устройство, предназначенное для выполнения операций приема, хранения и передачи слов в двоичном коде. Наиболее распространены статические регистры. Каждому разряду слова, записанному в такой регистр соответствует свой разряд регистра, выполненный на основе статического триггера. Разряды регистра нумеруются в порядке нумерации разрядов в слове. Находят также применение динамические регистры, в которых функции запоминания значения двоичной переменной реализуются конденсатором (иногда индуктивностью).Ввиду того, что время хранения заряда на конденсаторе и тока в индуктивности ограничено, в динамических регистрах предусматривается операция регенерации (восстановления) хранимой информации. По способу записи информации регистры подразделяются на 91 параллельные, последовательные и параллельно-последовательные. В параллельном регистре запись и выдача слова осуществляется в параллельной форме одновременно во всех разрядах регистра. Последовательный регистр характеризуется последовательной записью и выдачей слова, начиная со старшего или младшего разряда. Параллельно-последовательный регистр имеет входы и выходы как для параллельной, таки для последовательной формы приема и передачи слова. На основе таких регистров осуществляются операции преобразования последовательного кода в параллельный и наоборот. В регистре могут выполняться следующие операции прием слова из другого ПУ, передача слова из регистра в другие ПУ, поразрядные логические операции, сдвиг слова вправо или влево на заданное число разрядов, обращение кода. 4.11.1. Регистры памяти Регистр с параллельным приемом и выдачей информации называется регистром памяти. Он позволяет записывать, хранить ив нужный момент выдавать информацию впрямом или обратном коде. Регистры памяти могут быть построены на RS-, D-, или триггерах. Схема регистра памяти на триггерах со счетным входом представлена на рис. 4.16. При подаче управляющею импульса на шину Сброс, все триггеры устанавливаются в нулевое состояние. Ввод новой информации в регистр осуществляется через ячейки И, связанные с входными шинами. Для записи информации, подведенной к входным шинам, подается управляющий импульс на шину Ввод. При этом срабатывают те ячейки И, на входных шинах которых действует сигнал 1. Под действием импульсов, появляющихся на выходах ячеек И, соответствующие триггеры будут установлены в состояние 1. Вывод информации из регистра также осуществляется через элементы И, связанные с выходами триггеров. Для вывода информации (считывания) управляющий сигнал подаетсяна шину Вывод. При этом срабатывают ячейки И, соединенные с триггерами, в которых записана и информация в параллельном коде передается на выходные шины. 92 S T R T o S T R T o S T R T o 2 1 n & & & Q Q Q n 2 Выходные шины. Входные шины Обращение кода Сброс Вывод Ввод Q Q n 2 Выходные шины Q 1 Рис. 4.16. Схема регистра памяти на триггерах Для выдачи информации в инвертированном (обратном) коде, когда все единицы заменяются нулями, а нули единицами, необходимо подать управляющий импульс на шину Обращение кода, соединенную со счетными входами триггеров. При этомсостояние всех триггеров меняется на противоположное, и если теперь подать сигнал на шину Вывод, тона выходные шины будет передана информация в обратном коде. Вторичное воздействие импульса Обращение кода, если это необходимо, преобразует информацию снова в прямой код. 4.11.2. Сдвигающие регистры Регистры с последовательной записью и выдачей информации называют сдвигающими регистрами. Сдвигающие регистры строятся на триггерах или JК-триггерах, включенных по схеме триггера. Они предназначены для сдвига слова, записанного в регистр, вправо или влево на один или несколько разрядов. Для 93 ввода информации в регистр, записываемое слово в виде последовательности импульсов, разряд за разрядом поступает на вход регистра в моменты действия тактовых импульсов. Для выдачи записанной информации необходимо снова подать продвигающие импульсы. При этом на выходе регистра, разряд за разрядом, начиная с младшего, в момент действия тактовых импульсов будут появляться сигналы, соответствующие кодовой комбинации, хранящейся в регистре. По мере вывода информации из регистра, старшие разряды регистра будут освобождаться. Поэтому вывод информации из регистра можно совместить с записью новой информации. Рассмотрим схему регистра на универсальных триггерах (рис. 4.17). J C K TT o J C K TT o TT o 1 o Вход Выход ТИ Q Q J C K Q Рис. 4.17. Схема сдвигающего регистра на триггерах В момент поступления тактового импульса (ТИ) на синхронизирующие входы триггеров они принимают информацию от соседних слева триггеров, те. информация сдвигается на один разряд вправо. Если сдвиг информации возможен в обе стороны и вправо, и влево такие регистры называют реверсивными. Рассмотрим работу схемы реверсивного регистра на триггерах (рис. 4.18). Вход & & 1 ТИ VL VR D C T o & & 1 D C T o Q & & 1 D C T Q o Выход Q Рис. 4.18. Схема реверсивного регистра на триггерах n n-1 n-2 n n-1 n-2 n n-2 n-1 n n-1 n-2 94 При подаче разрешающего сигнала на управляющий вход VR включается схема сдвига вправо. Реверсивный регистр при этом превращается в регистр сдвига вправо. При подаче разрешающего сигнала на управляющий вход VL включается схема сдвига влево. В регистрах сдвига влево и вправо разряды двоичного кода выходят за пределы разрядности регистра. Если соединить выход крайнего правого разряда регистра со входом крайнего левого разряда, то получим схему кольцевого регистра сдвига. Возможно также совмещение водной схеме памяти и регистра сдвига. На рис. 4.19 представлена схема разрядного регистра памяти и разрядного регистра сдвига влево. Рис. 4.19. Совмещенная схема регистра памяти и регистра сдвига В каждом разряде регистра использован триггер с двумя входами и двумя управляющими входами. При подаче V 1 = 0, входы, используемые в схеме сдвига, отключаются, и схема превращается в схему регистра памяти с однофазными входами и парафазными выходами. При подаче V 2 = 1 разрешается прием информации, которая поступает на входы в параллельной форме и при поступлении синхроимпульсов на вход С записывается в регистр. Если поступает V 1 = 1, V 2 = 1, то схема превращается в схему регистра сдвига влево. В такой схеме информация принимается в параллельном виде, а выдача производится либо последовательно, либо параллельно. 1 1 1 2 4 3 3 2 2 4 3 1 4 2 3 |