Телекоммуникации и Информатика и вычислительная техника Ульяновск 2007 2
 Скачать 1.77 Mb.
|
|
4.12. Счетчики Цифровым счетчиком называется устройство, осуществляющее счет числа входных импульсов и фиксирующие это число в каком-либо коде.После определенного числа импульсов счетчик обычно сбрасывается в исходное состояние и счет повторяется. Если на вход подается серия импульсов и выходной сигнал образуется только при появлении в счетчике одной заданной кодовой комбинации, то счетчик функционирует как делитель числа импульсов, т. к. эта кодовая комбинация периодически повторяется. В цифровой технике применяются суммирующие, вычитающие и реверсивные счетчики. По виду связи между разрядами различают счетчики с непосредственными связями, с параллельным переносом и комбинированными связями, асинхронные и синхронные. По коэффициенту счета счетчики разделяют на двоичные (бинарные) и с произвольным коэффициентом счета. Основным элементом счетчиков является синхронный Т-триггер, используемый для работы в счетном режиме. Триггер делит на два частоту импульсов, поступающих на его вход (Т-вход для асинхронных, С-вход для синхронных триггеров. Каскадное включение n таких триггеров образует счетчик с коэффициентом пересчета те. схему, которая приподаче 2 n импульсов возвращается к исходному состоянию. Такие схемы называют схемами счета по модулю 2. На риса изображен простейший способ включения триггеров (непосредственная связь, реализующий последовательный суммирующий счетчики временные диаграммы его работы (рис 4.20, б. Показан трехразрядный счетчик с коэффициентом пересчета 2 3 = 8. Следовательно, после подачи на вход восьми импульсов счетчик возвратится к исходному состоянию. Возможен и другой вариант последовательного включения триггеров, когда их входы соединены с инверсными выходами предшествующих триггеров (рис. 4.21). Таким образом получают двоичный вычитающий счетчик. Если в качестве исходного состояния счетчика выбрать код 111 (число 7), т последовательность входных импульсов уменьшает содержимое счетчика вплоть до 000, после чего наступает переключение, те. возврат к исходному состоянию 111. Если в качестве исходного состояния счетчика принять код 000, то состояния входов триггера счетчика отображают отрицательное число сосчитанных импульсов, представленное в дополнительном коде. 96 J K C T o 1 J K C o 1 J K C T o 1 Q Q Q o а t Q t C Q t t Q 2 б Рис. 4.20. Схема суммирующего двоичного счетчика (аи временнаядиаграмма его работы (б) Рис. 4.21. Схема вычитающего двоичного счетчика 1 2 3 3 2 1 1 2 3 3 2 1 97 4.12.1. Параллельные счетчики На риса и 4.21 показаны схемы двоичных последовательных счетчиков, те. таких счетчиков, в которых при изменении состояния определенного триггера возбуждается последующий триггер, причем триггеры меняют свои состояния не одновременно, а последовательно. Если в данной ситуации должны изменить свои состояния триггеров, то для завершения этого процесса потребуется n интервалов времени, соответствующих времени изменения состояния каждого из триггеров. Такой последовательный характер работы является причиной двух недостатков последовательного счетчика меньшая скорость счета по сравнению с параллельными счетчиками и возможность появления ложных сигналов на выходе схемы. В параллельных счетчиках синхронизирующие сигналы поступают на все триггеры одновременно. Последовательный характер переходов триггеров счетчика является источником ложных сигналов на его выходах. Например, в счетчике, ведущем счет в четырехразрядном двоичном коде с весами 8421, при переходе от числа 7 10 = 0111 2 к числу 8 10 = 1000 2 на выходе появится следующая последовательность сигналов 0111 0110 0100 0000 1000. Это означает, что при переходе из состояния 7 в состояние 8 на входах счетчика на короткое время появятся состояния 6; 4; 0. Эти дополнительные состояния могут вызвать ложную работу других устройств. С целью уменьшения времени протекания переходных процессов, схему, приведенную на риса, можно реализовать в варианте с подачей входных импульсов одновременно на все триггеры. В этом случае получим параллельный суммирующий счетчик (рис. 4.22). Здесь на информационные входы триггеров подаются сигналы, являющиеся логической функцией состояния счетчика и определяющие конкретные триггеры, которые изменяют свое состояние приданном входном импульсе. Принцип стробирования сводится к следующему триггер меняет свое состояние при поступлении очередного импульса синхронизации, если все предыдущие триггеры находились в состоянии логической единицы. 98 Рис. 4.22. Схема параллельного суммирующего счетчика Параллельные счетчики имеют более высокое быстродействие по сравнению с последовательными, поскольку синхронизирующие импульсы поступают на все триггеры одновременно. 4.12.2. Реверсивные счетчики Реверсивные счетчики позволяют суммировать или вычитать входные импульсы в зависимости от значений сигналов управления. Он реализуется путем объединения схем управления входами суммирующего и вычитающего счетчиков. Реверсивные счетчики выпускаются в виде отдельных ИМС. Например, ИМС типа 155 ИЕ7 представляет собой реверсивный четырехразрядный двоичный счетчик. На рис. представлена схема реверсивного восьмиразрядного двоичного счетчика, построенного на двух ИМС типа 155 ИЕ7. Разряд Q 8 является знаковым. Счет ведется в дополнительных кодах. Каждая ИМС имеет по два счетных входа C 1 и C 2 , обеспечивающих соответственно работу в режиме суммирования и вычитания. Изменения состояния счетчика происходит в момент поступления переднего фронта импульса на входили Если счетчик работает в режиме суммирования, то изменяется сигнал на входе Сигнал на входе должен иметь при этом высокий логический уровень. При работе в режиме вычитания изменяется сигнал на входе C 2 , а вход C 1 находится в состоянии логической единицы. 0 0 1 1 2 2 3 3 99 V CT 1 2 3 4 P W o o o R & & o o o o X C V CT 1 2 3 4 P W o o o R R Q Q Q 1 Q 2 3 4 Q Q Q 5 Q 6 Рис. 4.23. Схема реверсивного восьмиразрядного счетчика на микросхемах 155ИЕ7 ИМС 155ИЕ7 имеет два выхода переполнения выход Р (переноса при суммировании) и выход W (заема при вычитании. Сигналы Р и W формируются аналогичным образом. На выходе переноса Р отрицательный спад импульса образуется при переполнении счетчика, те. при появлении па выходах Q 1 – Q 4 максимального числа и условии, что тактирующий сигнал на входе С имеет нулевое состояние. На выходе заема W импульс формируется при появлении на выходах всех разрядов Q 1 – Q 4 счетчика нулевого логического уровня, при этом вход С должен находиться в состоянии логического нуля. Микросхема имеет входы D 1 – D 4 , по которым возможна параллельная запись четырехразрядных кодов при условии, что на входы V и R поданы сигналы нулевого логического уровня. Контрольные вопросы 1. Какое принципиальное отличие последовательностных устройств от комбинационных. В чем отличие асинхронных и синхронных триггеров 3. Какие входы может иметь регистр памяти 4. Какие функции может выполнять регистр сдвига 5. Какие способы используются для построения счетчиков по модулю не кратному степени два 6. Какие основные недостатки счетчиков последовательного типа D 1 D 2 D 3 D 4 D 1 D 2 D 3 D 4 C 1 C 2 C 1 C 2 C 1 C 2 «1» «1» 100 5. ЦИФРО-АНАЛОГОВЫЕ И АНАЛОГОВО-ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ 5.1. Цифро-аналоговые преобразователи Цифро-аналоговые преобразователи (ЦАП) – это преобразователи код- напряжение (ПКН). Задача рассматриваемого преобразователя состоит в выработке напряжения U на выходе ПКН, пропорционального входному двоичному числу N. Используя известную форму представления двоичных чисел N = a 0 2 0 + a 1 2 1 + …+ a n-1 2 n-1 = 1 n 0 i i i 2 a , запишем операцию, выполняемую ПКН, в виде U(N) = 1 n 0 i i i 1 n 0 i i 1 n i max max max a U a 2 2 U N N U , (5.1) где отношение максимального выходного напряжения U max к максимальному входному числу N max = 2 n – l играет роль масштабного коэффициента, определяемого как напряжение, соответствующее единице входного числа, те Из выражения (5.1) следует, что операция преобразования код-напряжение сводится к суммированию элементарных напряжений U i = U max 2 i /2 n – 1 U max /2 n-i = U max K i , (5.2) которые образуются путем деления некоторого эталонного напряжения U max с помощью резистивных делителей с коэффициентом передачи К = 1/2 n-i . При этом из операции суммирования исключаются те слагаемые U i , которые соответствуют нулевым значениям элементов а i , составляющих входное двоичное число (а n-1 а n-2 ... а а. Для реализации этого принципа преобразования на практике используются две разновидности схем, представленные на риса, б. Первую схему (риса) называют ПКН с двоично взвешенными резистивными цепями (или схемой с суммированием напряжений, а вторую (рис. 5.1, б) ПКН с многозвенной резистивной цепью типа. В обеих схемах при появлении единицы в м разряде двоичного числа эталонное напряжение а проходит через соответствующий замкнутый ключи резистивную цепь на выход. Различие этих схем в том, как формируется требуемый коэффициент деления эталонного напряжения с помощью резистивной матрицы. 101 U max o U 2R 2R a 2R max o U 2R a 2R U R a a a a R R R R а б Рис. 5.1. Схемы ПКН с двоично взвешенными резистивными цепями (аи многозвенной резистивной цепью типа R-2R (б) Впервой схеме (риса) при а i = 1 коэффициент передачи напряжения К = U i / U max определяется отношением проводимости Y i = I / R i к суммарной проводимости всей цепи Y = 1 n 0 i i Y . Значения сопротивлений R i в этой схеме задаются следующим образом R n-1 = R, R n-2 = 2R, R i = 2 n-i-1 R, ..., R 0 = 2 n-1 R. Тогда Y = 1 n 0 i ) 1 i n ( R 2 и, следовательно, К = U i / U max Это значит, что заданная совокупность сопротивлений удовлетворяет соотношению (5.2), которое определяет правило формирования коэффициентов передачи эталонного напряжения на выход ПКН. По второй схеме ПКН (рис. 5.1, б) необходимый коэффициент передачи эталонного напряжения образуется с помощью многозвенного делителя напряжения. 0 1 n-1 0 1 n-1 0 1 n-1 102 В этой схеме коэффициент передачи напряжения от любого звена к следующему равен 1/2, за исключением последнего звена, где коэффициент равен 1/3. Результирующий коэффициент передачи от г звена на выход К = U i / U max = i n 1 i n 2 1 3 2 2 1 3 1 (5.3) Таким образом, схема (рис. 5.1, б) также обеспечивает требуемое правило формирования коэффициентов, определяемое соотношением (5.3). Такая схема имеет коэффициент использования эталонного напряжения 2/3, в отличие от схемы риса, в которой этот коэффициент равен 1. Однако, несмотря на этот недостаток и на большое число элементов схемы, преимуществом схемы ПКН с резистивной цепью типа R-2R является то, что для выполнения такой схемы требуется всего два номинала резисторов. Это существенно упрощает практическую реализацию таких схем, особенно при большой разрядности схем ПКН, когда предъявляются высокие требования к точности подбора номиналов резисторов. Поэтому схемы ПКН, использующие резистивные цепи типа R-2R, широко применяются на практике. Одной из важнейших задач, связанных с разработкой и применением ПКН, является обеспечение требуемой скорости преобразования, или быстродействия схемы. Это важно тогда, когда ПКН является элементом более сложных устройств, например, преобразователей напряжения в код, характеристики которых в значительной степени зависят от характеристик используемых в них ПКН. В рассмотренных схемах ПКН время выполнения операции преобразования определяется быстродействием ключевых схем и переходными процессами в резистивных цепях, обусловленными наличием паразитных емкостей. Второй фактор для этих схем является основным, так как значения сопротивлений обычно выбирают довольно большими, чтобы пренебречь погрешностями, вносимыми конечным сопротивлением электронных ключей. Следует отметить, что схема (рис. 5.1, б) обладает более низким быстродействием, чем схема (риса, так как содержит больше паразитных емкостей ив ней используется многозвенный принцип передачи напряжения. Этот недостаток схемы с резистивной цепью типа R-2R является причиной того, что схеме с двоично взвешенной резистивной цепью нередко отдается предпочтение в практических применениях. 103 Для обеспечения более высокой скорости преобразования на практике используются схемы ПКН, основанные на принципе суммирования токов (рис. 5. 2). Рис. 5.2. Схема ПКН с суммированием токов Такая схема отличается от рассмотренных расположением ключевых элементов и наличием ОУ с отрицательной обратной связью. Благодаря большим значениям коэффициента усиления и входного сопротивления ОУ, можно считать, что напряжение на его входе и входной ток ОУ близки к нулю. Следовательно все токи i k , текущие через элементы резистивной цепи, уравновешиваются током I oc , текущем вцепи обратной связи, и выходное напряжение ПКН равно U(N) = R oc I oc = 1 n 0 k k k oc i a R , (5.4) те. операционный усилитель выполняет операцию суммирования токов, которые определяются значениями сопротивлений в тех разрядах ПКН, где а = 1. Значения сопротивлений в схеме выбирают согласно правилу R k = R n-1 При этом U(N) = R oc 1 n 0 k k n k max 1 n oc 1 n 0 k k max k 2 1 a U R R 2 R U a , (5.5) R 0 R 1 R n-1 a 0 a 1 a n-1 I 0 I 1 I n-1 R oc I oc U max U 104 те. выполняемая этой схемой операция есть операция преобразования двоичного кода в напряжение, описанное с помощью выражений (5.2 – 5.3). Преимуществом схемы ПКН, использующей принцип суммирования токов, является ее более высокое быстродействие. Это объясняется тем, что в этой схеме токи, проходящие через резисторы, практически не меняются при изменении состояния ключей, так как входные напряжения и ток операционного усилителя близки к нулю, а это означает, что паразитные емкости при переключениях ключей не перезаряжаются. Аналого-цифровые преобразователи В основе построения преобразователей напряжение-код (ПНК) лежат в основном три известных принципа преобразования, определяющих алгоритм функционирования и структуру соответствующих устройств последовательного счета, поразрядного кодирования, считывания. Согласно этой классификации рассмотрим три основные разновидности схем ПНК. Принцип последовательного счета реализуется с помощью схемы, представленной на рис. 5.3. S R T = = & G R C CT 1 n ПКН t U Q N U Рис. 5.3. Функциональная схема АЦП последовательного счета вх э н 105 Он состоит в сравнении входного напряжения U вх с последовательно нарастающим эталонным напряжением э, представляющим собой сумму квантов U, которые определяют погрешность преобразования. Ступенчатое напряжение э) формируется с помощью ПКН и двоичного счетчика СТ, последовательно изменяющего свое состояние, начиная от момента обнуления импульсом t н, соответствующим началу операции преобразования. В момент совпадения эталонного напряжения э k ) = N U с входным напряжением U вх с точностью до кванта U) схема сравнения вырабатывает импульс, поступающий на вход R триггера Т, и останавливающий счетчик путем подачи запрещающего сигнала с выхода Q триггера на схему совпадений, пропускающую на счетчик импульсы тактового генератора G. Этот момент времени соответствует окончанию операции преобразования (импульсы t k ) на временной диаграмме работы схемы (рис. 5.4). t t t t U U Т Рис. 5.4. Временная диаграмма работы АЦП последовательного счета Погрешность преобразования в такой схеме определяется значением U, которое, в свою очередь, зависит от точности ПКН и чувствительности схемы сравнения. Диапазон преобразования определяется разрядностью счетчика и ПКН, т. к. максимально допустимое значение входного напряжения U max = U(2 n – 1) U2 n н С к пр вх э 106 Основным недостатком ПНК, использующих принцип последовательного счета, является сравнительно большое время преобразования, зависящее от входного напряжения, быстродействия счетчика и ПКН. В предельном случае, когда входное напряжение максимально, т. e. U вх = U2 n , а время переключения счетчика t, полное время преобразования Т пр , характеризующее быстродействие ПНК, определяется как Т пр = Указанный недостаток в значительной мере компенсируется тем, что подобные схемы являются наиболее простыми из всех возможных разновидностей ПНК. Поэтому такие ПКН широко применяются на практике, когда требование быстродействия не является определяющим. Принцип поразрядного кодирования состоит в формировании цифровым способом эталонного напряжения э путем последовательного приближения его к входному напряжению U вх . Этот принцип поясняется структурной схемой (риса) игра- фом переходов (рис. 5.5, б, который отражает алгоритм управления состояния регистра памяти (РП), необходимый для реализации метода последовательного приближения эталонного напряжения, снимаемого с выхода ПКН. УУ РП ГТИ УС N о ПКН 010 011 100 111 101 110 011 001 000 001 100 101 111 010 а б Рис. 5.5. Структурная схема (аи граф переходов (б) АЦП поразрядного кодирования н вх э 107 Узлы графа характеризуют состояние регистра РП, те. содержащееся в нем двоичное число в каждый момент сравнения напряжений э и U вх . Направление перехода задается устройством управления (УУ) в зависимости от выходного сигнала устройства сравнения (УС. В начальный момент времени t н (момент запуска схемы) регистр устанавливается в состояние 10 ... 0 ( 100 – для разрядного АЦП, при котором значение э определяется весом старшего разряда выходного двоичного числа N. Затем осуществляется n тактов последовательного приближения напряжении эк значению входного напряжения U вх На каждом такте возможно два исхода, два управляющих воздействия, изменяющих состояния регистра (см. обозначения на ветвях графа если Э < U ВХ , то производится установка очередного младшего разряда в «1» при сохранении состояния всех предшествующих старших разрядов если Э > U ВХ , то установка младшего разряда в «1» сопровождается сбросом предыдущего старшего разряда в «0». В результате, по истечении n тактов управления (где число разрядов регистра, эталонное напряжение Э будет приближено к U вх с точностью до вклада самого младшего разряда, те. Э э i U a U ВХ , где э = U max /2 n-i – вклад го разряда в напряжение э на выходе ПКН, причем U max характеризует максимальное преобразуемое напряжение э = U max /2 n – погрешность преобразования (те. вклад младшего разряда. Преимуществом рассмотренного принципа преобразования по сравнению с принципом последовательного счета является значительно меньшее время преобразования, которое в данном случае определяется как Т пр = n t, где t – длительность одного такта управления, задаваемая генератором тактовых импульсов ПНК, которое заключено в устройстве управления. Функциональная схема ПНК с поразрядным кодированием представлена на рис. 5.6. В этой схеме последовательная установка разрядов основного регистра памяти в единичное состояние осуществляется c помощью управляющего регистра сдвига, на вход которого записывается «1» в момент начала преобразования t н 108 S R T & G o V C 1 RG 1 & & 2 1 & ПКН = Рис. 5.6. Функциональная схема АЦП поразрядного кодирования В этот же момент происходит установка в «1» старшего разряда основного регистра и обнуление всех остальных его разрядов. На каждом такте преобразования задаваемом генератором G) сигнал с выхода схемы сравнения, вырабатываемый в случае превышения эталонным напряжением входного (те. при э > U вх ), проходит только через ту схему совпадений (И, на второй вход которой подается разрешающий сигнал с одного из разрядов сдвигающего регистра. При этом происходит сброс соответствующего разряда основного peгистра в нулевое состояние. Затем происходит сдвиг разрешающего сигнала на вход следующего (младшего) разряда, который в момент переключения этого сигнала (те. в момент сдвига) устанавливается в 1. Если на данном такте управления в > это сигнал сброса не вырабатывается схемой сравнения и соответствующий разряд регистра остается в единичном состоянии. В течение n тактов происходит последовательная установка вили всех разрядов регистра в соответствии с графом переходов. Операция преобразования заканчивается в момент перехода управляющего единичного сигнала в последний разряд сдвигающего регистра, так как при этом триггером Т вырабатывается сигнал запрета на схему совпадений, пропускающую тактовые импульсы на вход регистра сдвига. S n R n S n-1 R n-1 S 1 R 1 н S n R n S n-1 R n-1 S 1 R 1 н вх э 109 Двоичное число N, пропорциональное входному напряжению U вх , снимается в виде параллельного кода (а n-1 а n-2 … а ас выходного регистра после окончания преобразования. Повысить скорость преобразования в ПНК можно также, используя параллельный набор возможных значений эталонного напряжения вместо их последовательного чередования, характерного для обоих рассмотренных принципов преобразования. Это приводит к так называемому параллельному принципу преобразования, именуемому также принципом считывания. По принципу считывания схема ПНК (рис. 5.7) содержит m резистивных делителей эталонного напряжения и столько же схем сравнения. Число m определяется количеством дискретных значений преобразуемого напряжения в полном диапазоне преобразования, те. если максимальное значение напряжения э, а допустимая погрешность преобразования U, то m = э. Напряжения эталонных делителей удовлетворяют соотношению э = U i /(m+l) = U i для всех i = [1, Следовательно, если напряжение U вх превышает значение это происходит срабатывание тех схем сравнения, на которые подаются эталонные напряжения э, э, ... , этак как всегда э > э > ... > э. Выходные сигналы схем сравнения устанавливают в единичное состояние соответствующие элементы разрядного запоминающего регистра RG предварительно все элементы регистра устанавливаются в 0 в момент начала преобразования но о U о Рис. 5.7. Функциональная схема АЦП по методу считывания 1 1 2 2 m m н вх э 110 Таким образом, в регистре RG образуется число, пропорциональное U вх , в виде единичного позиционного кода. Обычно выполняется операция преобразования этого кода в параллельный двоичный код. Для этого в схему включен кодовый преобразователь, осуществляющий преобразование разрядного единичного кода в разрядный двоичный код при условии m = 2 n – 1. Рассмотренный параллельный преобразователь обладает теоретически предельным быстродействием, так как входное напряжение за один шаг преобразования сравнивается с полным набором эталонных дискретных значений на всем интервале изменения преобразуемого напряжения. Длительность такой операции преобразования определяется временем срабатывания сравнивающих устройств и быстродействием цифровых элементов, составляющих регистр и кодовый преобразователь Х. Однако это преимущество параллельных ПНК достигается ценой больших аппаратурных затрат, так как количество прецизионных делителей напряжения, схем сравнения и элементов памяти в таких ПНК растет пропорционально 2 n , если n – число двоичных разрядов преобразователя. Поэтому на практике параллельный принцип преобразования применяется только для построения быстродействующих ПНК малой разрядности. Контрольные вопросы 1. Определить соотношение быстродействия ЦАП с двоично-взвешенными резистивными цепями и ЦАП с резистивной цепью типа R-2R. 2. Почему ЦАП по методу суммирования токов имеет наибольшее быстродействие. Во сколько раз можно повысить быстродействие АЦП последовательного счета и поразрядного кодирования приуменьшении числа разрядов с 12 до 8? 4. Почему АЦП по методу считывания имеет сравнительно небольшое число разрядов 111 ЧАСТЬ 2. ПРИНЦИПЫ ПОСТРОЕНИЯ КОМПЬЮТЕРОВ |