Курсовая работа. Курсовая работа Быстродействующее однотактное устройство табличного типа для вычисления логарифма входного числа
 Скачать 1.04 Mb.
|
|
Курсовая работа «Быстродействующее однотактное устройство табличного типа для вычисления логарифма входного числа» Оглавление1.Введение 3 1.Архитектурные особенности ПЛИС фирм Xilinx и Altera 5 1.1.Технологии фирмы Xilinx 5 1.2.Технология фирмы Altera 19 1.3.Сравнительная характеристика технологий Xilix и Altera 26 3.2 Разработка быстродействующего однотактного устройства табличного типа для вычисления логарифма входного числа 32 2.1 Разработка функциональной схемы 32 2.2 Ресурсы ПЛИС Cyclone IV E: EP4CE115F29C7 34 2.3 Расчет таблицы мантисс 36 2.4 Проектирование в среде Quartus II 38 4.Заключение 47 5.Список литературы 48 1.ВведениеПрограммируемые логические интегральные схемы (ПЛИС) – удобная в освоении и применении элементная база, альтернативы которой зачастую не найти. Радиоэлектронная аппаратура является основной составной частью современных средств автоматизации управления и информационного обеспечения, средств связи и военной техники. Современные образцы техники быстро устаревают морально и требуют модификации. Способность многократного перепрограммирования и легкость изменения структуры под выполняемые задачи без существенных переделок оборудования обусловили все возрастающий интерес потребителей к применению ПЛИС в разнообразных областях. Сегодня ПЛИС можно найти и в бытовой технике, оборудовании автомобиля, не говоря уж о традиционных сферах их применения в связи, вычислительной технике, разнообразных устройствах обработки сигналов. Современные ПЛИС обладают высоким быстродействием сравнимым с микросхемами дискретной логики. В результате при использовании этих ПЛИС появляется возможность значительного повышения производительности разрабатываемых цифровых устройств. Высокая степень интеграции ПЛИС позволяет полностью реализовать разрабатываемое цифровое устройство в одной микросхеме и тем самым, сократись время и затраты на трассировку и производство печатной платы. При этом также достигается существенное снижение габаритных размеров систем цифровой обработки за счет уменьшения общего числа используемых элементов и применения ПЛИС в миниатюрных корпусах. Сокращению длительности разработки и производства устройства способствует наличие мощных инструментов САПР, позволяющих устранить возможные ошибки в процессе проектирования устройства на разных этапах. Дальнейшее развитие архитектур идёт по пути создания комбинированных архитектур, сочетающих удобство реализации алгоритмов ЦОС на базе таблиц перекодировок и реконфигурируемых модулей памяти, характерных для FPGA-структур и многоуровневых ПЛИС с удобством реализации цифровых автоматов на CPLD-архитектурах. В сфере разработки и производства ПЛИС работает несколько ведущих мировых фирм. Это и Atmel, Lattice Semiconductors, AMD, Intel. Но львиную долю рынка делят фирмы Xilinx и Altera. В связи с этим в дипломном проекте анализируются особенности технологии этих фирм. Усложнение алгоритмов обработки требует применения новых подходов к проектированию узлов. В проекте рассматривается схемотехника реализации быстродействующего однотактного устройства табличного типа для вычисления логарифма входного числа 2.Архитектурные особенности ПЛИС фирм Xilinx и AlteraТехнологии фирмы XilinxПервым шагом после создания цифровых микросхем малой степени интеграции стало создание базо-матричных кристаллов (БМК – PLD). Они представляли из себя набор однотипных модулей, реализующих функции И-НЕ или ИЛИ-НЕ с объединяющей их логикой и пережигаемыми дорожками межсоединений. Это позволяло организовать массовое производство со специализацией конкретного вида кристаллов по требованию заказчиков. Известно, что выпуск электронных изделий выгоден при их массовом производстве. В этом смысле базовые матричные кристаллы составили конкуренцию заказным микросхемам и типовым схемам логики, повысив массовость производства однотипных модулей, подстраиваемых на конечном этапе под нужды конкретных потребителей, и повысив надежность и миниатюризацию, энергопотребление. Американская компания Xilinx перешла к новому этапу создания микросхем с регулярной структурой, позволяющей потребителям создавать устройства самостоятельно и осуществлять их отладку и модификацию независимо от производителя. Эти микросхемы получили название CPLD (Complex Programmable Logic Device) [ CITATION НКо14 \l 1033 ]. Они позволяли на основе типовых блоков, расположенных на кристалле, создавать устройства под требования заказчика с возможностью многократного изменения функций за счет изменения связей между стандартными блоками. Это позволило разработчикам оборудования и разнообразной аппаратуры выйти на новый уровень, когда специализированные устройства создаются, отлаживаются и модифицируются непосредственно в их лабораториях. В состав CPLD входят как макроячейки с возможностью реконфигурации, так и устройства хранения текущей конфигурации. В настоящее время фирмой Xilinx выпускается три основных семейства ПЛИС CPLD: XC9500, CoolRunner и Cool-Runner-II [ CITATION ПЛИ \l 1033 ]. Семейство XC9500 построено на основе Flash-технологии. В нём имеется три типа микросхем, рассчитанных на различные напряжения питания: XC9500 – на 5 В (что хорошо согласуется по уровням с микросхемами ТТЛ и КМОП), XC9500XL – на 3,3 В, а также питающееся от 2,5 В семейство XC9500XV (для применения в мобильных приложениях). В остальном параметры их идентичны: до 288 макроячеек на кристалле, 192 блока ввода/вывода и задержка сигнала «контакт–контакт» 4 нс. В результате развития XC9500 появилось семейство ПЛИС CoolRunner. Его отличительной особенностью является низкое энергопотребление. В статическом режиме микросхемы потребляют ток порядка 100 мкА. Аналогичной экономичностью обладают микросхемы компании Lattice Semiconductor. Семейство CoolRunner-II рассчитано на поддержку большого количества коммуникационных протоколов. Параметры микросхем приведены на рисунке 1.1.  Рисунок 1.1 – Параметры CPLD фирмы XILINX CPLD вместе с возможностью реализации логических схем средней сложности обладают хорошим быстродействием - время прохождения сигнала может быть tPD = 5 наносекунд, что эквивалентно рабочей частоте 200 МГц (время прохождения сигнала зависит от типа микросхемы и от синтезированной логики). Модель времени CPLD проста для вычисления, так что время задержки можно оценить уже на ранних стадиях разработки. XC9500XL это семейство CPLD, позволяющее реализовывать быстродействующие схемы логики. XC9500XL обеспечивает лучшие показатели по скорости, с обширной поддержкой технологии периферийного сканирования IEEE Std.1149.1 JTAG. Оно идеально подходит для высокоскоростных и недорогих разработок. CoolRunner-II дает возможность создавать устройства с экстремально низким потреблением энергии, что хорошо подходит для портативной переносной электроники с батарейным питанием. Ток потребления в режиме приостановки составляет несколько микроампер, потребление энергии зависит от частоты переключения. CoolRunner-II CPLD расширяет возможности использования внедрением поддержки LVTTL и SSTL, дополнительных режимов тактирования, подключением гистерезиса на входах. Микросхемы CPLD в основном используются в качестве замены дискретных цифровых компонентов. Другое направление архитектуры ПЛИС, развиваемое фирмой Xilinx, представлено микросхемами FPGA (Field Programmed Logic Array) [CITATION МКу05 \l 1033 ]. В настоящее время именно FPGA являются наиболее универсальными и мощными программируемыми микросхемами, позволяющими реализовать широкий спектр цифровых устройств. FPGA представляет собой регулярную структуру логических ячеек (или модулей) и соединений между ними. Характерной особенностью логических ячеек является наличие внутри них, так называемых, LUT (Look-Up Table) – таблиц перекодировки, позволяющих реализовать любую логическую функцию входных переменных. Состояние LUT задается в процессе загрузки конфигурации ПЛИС. В состав ячеек, или иначе, конфигурируемых логических блоков – CLB (Configurable Logic Block), входят триггера. Особенностями FPGA являются: • Маршрутизация логики, основанная на каналах. • Анализ времени задержки после разводки. • Инструментарий синтеза сложнее, чем для CPLD. • Дизайн, основанный на модулях. • Быстрая конвейерная обработка регистров. Типовая архитектура FPGA представлена на рисунке 1.2.  Рисунок 1.2 – Типовая архитектура FPGA Существует 2 базовых типа FPGA: на основе загрузки конфигурации в SRAM, и на основе памяти OTP (One Time Programmable, однократно программируемая память). Эти два типа FPGA отличаются реализацией логических ячеек и механизма, используемого для осуществления соединений в устройстве. Самый распространенный тип FPGA основан на SRAM, его можно перепрограммировать не ограниченное количество раз. Фактически SRAM FPGA перепрограммируется каждый раз при включении питания путем загрузки из внешнего устройства памяти. Поэтому каждая SRAM FPGA требует подключения к ней микросхемы постоянной памяти PROM (Serial PROM, или SPROM); часто это последовательная FLASH-память. Иногда для загрузки конфигурации FPGA может использоваться внешний микроконтроллер. OTP FPGA используют анти-перемычки (в отличие от перемычек здесь соединения при программировании создаются, а не устраняются, как это было при "прожигании"), чтобы создать постоянные соединения внутри чипа. Таким образом, микросхемы OTP FPGA не требуют дополнительного подключения микросхемы SPROM или другого способа для загрузки программы в FPGA. Однако каждый раз, при изменении дизайна, потребуется замена чипа. Логическая ячейка OTP очень похожа на PLD, с выделенными вентилями и триггерами. В настоящее время наибольшее распространение находят семейства ПЛИС фирмы Xilinx Spartan и Virtex [CITATION АСе \l 1049 ]. Типовая схема CLB ПЛИС FPGA приведена на рисунке 1.3. ПЛИС семейства Virtex сочетают малое энергопотребление с высокой производительностью. Они представляют собой специализированные ИС и являются реальной заменой заказных БИС. В состав семейства входят три типа микросхем: Virtex-II, Virtex-II Pro и Virtex-4. Микросхемы семейства Spartan. По своей структуре это семейство схоже с Virtex, но является более экономичным решением, оптимизированным для крупносерийных применений. В него входят следующие типы микросхем: Spartan-XL, Spartan-II и Spartan-IIE.  Рисунок 1.3 - Типовая схема CLB Микросхемы серии Virtex включают в себя матрицу логических блоков CLB с возможностью задания логических функций 4 или 6 переменных. Для выполнения высокоскоростных арифметических операций используется логика ускоренного переноса. В состав серии включены специализированные блоки умножителей, позволяющие оптимальным образом осуществлять перемножение двух 18-разрядных двоичных чисел. Наборы триггеров CLB позволяют строить разнообразные типы регистров и счетчиков на основе синхронных триггеров или триггеров-защелок со сбросом и установкой. С использованием LUT возможно применять CLB в качестве элементов памяти (таким образом, каждый блок конфигурируется как синхронное двухпортовое ОЗУ). По периметру кристалла располагаются программируемые блоки ввода – вывода, которые поддерживают большинство стандартов дифференциальной передачи сигналов - LVDS (Low-Voltage Differential Signaling), BLVDS (Bus LVDS), LVPECL (Low-Voltage Positive Emitter-Coupled Logic). В состав некоторых микросхем встраиваются микропроцессорные ядра. Производятся микросхемы серии Virtex с топологическими нормами 0,22-0,15 мкм и многослойной металлизацией. Ряд основных параметров микросхем семейства Virtex приведен в таблице 1.1. Таблица 1.1 Основные параметры микросхем семейства Virtex
Семейство пригодно для проектирования широкого класса высокопроизводительных систем малой и высокой степени интеграции - таких, как устройства передачи данных и устройства цифровой' обработки сигналов. На микросхемах семейства Virtex-ll реализуются законченные решения в области телекоммуникационных, сетевых систем, средств беспроводной связи, цифровой обработки сигналов с использованием интерфейсов с PCI, LVDS и DDR. Семейство Spartan ориентировано на применение в более простых, малопотребляющих устройствах с применением общей идеологии организации. Сравнительная характеристика семейств Virtex и Spartan приведена в таблице 1.2. Таблица 1.2 Сравнительная характеристика семейств Virtex и Spartan
Все микросхемы FPGA фирмы Xilinx могут программироваться непосредственно в готовом устройстве (on-system) через стандартный JTAG-интерфейс. Для хранения конфигурации ПЛИС в выключенном состоянии используется внешнее ПЗУ производства самой Xilinx (однократно программируемые XC17V00 и Flash-ПЗУ XC18V00) [ CITATION Арх19 \l 1033 ]. Поддержка проектирования проектов с применением микросхем программируемой логики фирмы Xilinx осуществляется с помощью программных продуктов линейки ISE (Integrated Synthesis Environment), которая позволяет значительно сократить время разработки и повысить уровень эффективности результатов за счет применения усовершенствованных методов проектирования, алгоритмов синтеза, размещения, трассировки проекта в кристалле. В настоящее время средства проектирования ISE выпускаются в четырех конфигурациях: Foundation ISE, BaseX ISE, Alliance ISE и WebPACK ISE [CITATION При \l 1049 ]. Основное отличие между этими конфигурациями заключается в количестве поддерживаемых кристаллов и дополнительных инструментов проектирования. Основные требования и возможности бесплатного пакета WebPACK ISE приведены в таблице 1.3 [CITATION Web19 \l 1033 ]. Таблица 1.3 Характеристики WebPACK ISE
Процесс создания проекта на ПЛИС включает в себя следующие основные моменты: Создание проекта системы с помощью схемного редактора или на языке высокого уровня проектирования систем VHDL или Verilog с использованием библиотечных элементов; Верификация проекта с помощью моделирования в симуляторе, в том числе, и с учетом реальных задержек; Реализация проекта в виде размещения внутри ПЛИС, создания файла программирования конфигурации и отладки либо в реальной схеме, либо с помощью отладочных средств. Общая схема процесса проектирования приведена на рисунке 1.4.  Рисунок 1.4 – Схема процесса проектирования ПЛИС | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||