Цифровыеустройства. Технология idl

• Название: Цифровыеустройства. Технология idl
• Дата: 15.02.2022
• Размер: 3.16 Mb.
• Имя файла: Budko_CU.docx
• Тип: Документы; #362193
• страница: 27 из 46

D-триггер

D-триггер имеет информационный вход D (data, delay) и вход синхро- низации C. Триггер принимает информационные сигналы по разрешению синхросигнала и повторяет их на выходе с некоторой задержкой. Синтез синхронного D-триггера(D-latch)осуществим на основе базового асинхрон-

ного


RS-триггера. Блок-схема такого триггера показана на рис. 6.8, а.

а б
Рис. 6.8. Синхронный D-триггер со статическим управлением

(окончание на с. 77)

в г
Рис. 6.8. Окончание (начало см. на с. 76)
Из блок-схемы (см. рис. 6.8, а) очевидно, что для получения логической схемы синхронного D-триггера со статическим управлением необходимо оп- ределить комбинационную схему (КС), генерирующую функции Sи Rта- кими, чтобы базовый RS-триггер функционировал как D-триггер. Для полу-

чения КС составим таблицу истинности для функций


S_nи


R_n, на основе

таблицы истинности синхронного D-триггера со статическим управлением и

таблицы переходов асинхронного RS-триггера(табл. 6.6) и с помощью карт

Карно минимизируем выражения для


S_nи


R_n.

Cn	Dn	Qn	Q1n	Sn	Rn
1	0	0	0	1	x
1	0	1	0	1	0
1 1	1 1	0 1	1 1	0 x	1 1	
0	0	0	0	1	x
0	0	1	1	x	1
0	1	0	0	1	x
0	1	1	1	x	1

Таблица 6.6

• 
  S_nC_nD_n D_nC_n;
  

  R_nC_nD_nD_nC_n.

Используя выражения для Sи R, построим логическую схему син- хронного D-триггера со статическим управлением (рис. 6.8, б).

Логическая схема синхронного D-триггера со статическим управлени- ем может быть упрощена, если при построении КС использовать не мини-

мальное выражение для R_n, а как показано на рис. 6.9.

  R_n

C_nC_nD_n



C_nD_nC_n

Рис. 6.9.Карта Карно для R_n

При использовании для построения триггера выражений

S_n

D_nC_nи

R_n


C_n D_nC_n

получается логическая схема синхронного D-триггера со ста-

тическим управлением, приведенная на рис. 6.8, в.