Цифровыеустройства. Технология idl

• Название: Цифровыеустройства. Технология idl
• Дата: 15.02.2022
• Размер: 3.16 Mb.
• Имя файла: Budko_CU.docx
• Тип: Документы; #362193
• страница: 26 из 46

Синхронный RS-триггер (SR-latch) со статическим управлением

Асинхронный RS-триггер является элементарной запоминающей ячей- кой и используется при синтезе других более сложных триггеров. В том чис- ле синхронный RS-триггер со статическим управлением может быть синтези- рован на основе базового асинхронного RS-триггера с инверсными входами. В этом случае блок-схема синхронного RS-триггера со статическим управле- нием состоит из асинхронного RS-триггера и комбинационной схемы (КС), как показано на рис. 6.6, а.



а б
Рис. 6.6. Синхронный RS-триггер со статическим управлением

Задачей синтеза является определение функции

S_nи

R_nи построение

КС, которая соответствующим образом управляет работой асинхронного

RS-триггера. Для этого построим таблицу истинности функций


S_nи

R_n(табл. 6.5) и минимизируем эти функции с помощью карт Карно. Таблицу

истинности для функций


S_nи R_n

строим на основании таблицы истинности

синхронного RS-триггера и таблицы переходов асинхронного RS-триггера.

Cn	Qn	Sn	Rn	Q1n	Sn	Rn
0	0	0	0	0	1	x
0	1	0	0	1	x	1
0	0	1	0	0	1	x
0	1	1	0	1	x	1
0	0	0	1	0	1	x
0	1	0	1	1	x	1
0	0	1	1	0	1	x
0	1	1	1	1	x	1
1	0	0	0	0	1	x
1	1	0	0	1	x	1
1	0	1	0	1	0	1
1	1	1	0	1	x	1
1	0	0	1	0	1	x
1	1	0	1	0	1	0
1	0	1	1	x	x	x
1	1	1	1	x	x	x

Таблица 6.5






  S_nC_n S_n S_nC_n;





  R_nC_nR_n R_nC_n.

На основании выражений для Sи Rблок-схема (см. рис. 6.6, а) преоб- разуется в логическую схему синхронного триггера со статическим управле- нием (рис. 6.6, б). Полная логическая схема синхронного триггера на эле- ментах И-НЕ и условное обозначение этого триггера показаны на рис. 6.7.




а б
Рис. 6.7. Логическая схема и условное обозначение синхронного

RS-триггера со статическим управлением