Шинная организация микропроцессорных систем- с одной шиной, с дв. Программа для эвм это упорядоченная последовательность команд, подлежащая обработке
 Скачать 1.97 Mb.
|
9. Организация магистрали микропроцессорной системы. Трехшинная магистраль с раздельными шинами передачи адреса и данных.На физическом уровне МП взаимодействует с памятью и периферийными устройствами через единый набор системных шин – внутрисистемную магистраль. В общем случае магистраль обеспечивает три вида передачи данных: 1. процессор – память; 2. процессор – интерфейс периферийного устройства; 3. память – интерфейс периферийного устройства (канал прямого доступа к памяти). Рассмотрим первые два вида (прямого доступа к памяти рассматривается в отдельной теме). В обоих случаях передачей данных управляет МП. Память и интерфейс по управляющим сигналам от процессора осуществляют передачу данных. Направление передачи данных определяется МП. Пересылка данных внутрь процессора называется считыванием (вводом), обратный процесс – записью (выводом). В общем случае магистраль микропроцессорной системы состоит из набора шин. Шиной системы называют физическую группу линий передачи сигналов, имеющих схожие функции в рамках системы. Стандартная структура магистрали микропроцессорной системы включает три шины: 1. шина данных DB (Data Bus); 2. шина адреса (адресная шина) AB (Address Bus); 3. шина управления CB (Control Bus). Магистраль такого типа называется трехшинной с раздельными шинами передачи адреса и данных. Шина данных. По этой шине производится обмен данными между МП и другими устройствами системы – памятью и периферийными устройствами. Шина данных является двунаправленной. Имеется возможность установки выходов в третье отключенное состояние. Хотя передача данных по шине данных может производиться в обоих направлениях, однако в каждый момент времени она осуществляется лишь в одном направлении, причем, по всем разрядам шины в одном и том же, т.е. в любой момент по всем линиям шины данные могут либо только вводиться либо только выводиться. Обычно разрядность шины данных и длину слов, обрабатываемых в МП (разрядность машинного слова МП), выбирают одинаковыми. В любом случае ширину шины данных выбирают кратной целому числу байтов, причем это число, как правило, представляет собой целую степень числа 2. Шина адреса. Используется для передачи физического адреса ячейки памяти или порта ввода/вывода, к которым осуществляется обращение. Эта шина предназначена для того, чтобы выбирать правильный тракт для электрического соединения в пределах микропроцессорной системы. Шина адреса является выходной по отношению к МП. Разрядность адресной шины определяет наибольшее число адресов, к которым может обращаться МП. Если разрядность адресной шины МП равна m, то он способен адресовать пространство физической памяти и пространство ввода/вывода объемом 2m. Шина управления. Служит для передачи сигналов управления обменом данными через магистраль и работой микропроцессорной системы. Как правило, часть этих сигналов является выходными, а другая часть – входными сигналами. Однако некоторые линии шины управления могут быть двунаправленными. Линии шины управления объединяются в группы по функциональному назначению. Конкретный состав сигналов шины управления зависит от типа МП. Отметим наиболее типичные из них: • сигналы тактирования и синхронизации. Обеспечивают тактирование работы микропроцессора. Все события в системе привязываются к какому-либо фронту этих сигналов; • четность данных. Сигналы на этих линиях определяют признаки паритета данных, передаваемых по шине данных, и используются для обнаружения ошибок, возникших в процессе передачи. Как правило, на каждый байт шины данных отводится отдельный сигнал; • сигналы определения цикла магистрали. Указывают тип выполняемого цикла магистрали. Они разделяют циклы записи и циклы чтения, циклы данных и циклы управления, циклы обращения к памяти и циклы ввода/вывода, а также некоторые другие; • сигналы управления магистралью. Определяют начало цикла магистрали, управляют передачей и разрядностью данных, завершением цикла магистрали; • сигналы управления состоянием процессора. Изменяют состояние МП в ходе выполнения или перед выполнением программы. Используются для распределения функций управления магистралью между несколькими активными устройствами, при обработке прерываний, сбросе и инициализации. 10. Циклы обращения к магистрали.Команды и данные передаются между МП и другими устройствами системы в ходе операции обмена, которая может включать один или несколько магистральных циклов, т.е. физический обмен через магистраль выполняется словами определенной разрядности в виде следующих друг за другом обращений к магистрали. Время осуществления одного считывания, записи, ввода или вывода называется циклом обращения к магистрали или просто циклом магистрали (циклом шины). За один цикл обращения к магистрали между МП, памятью или периферийным устройством передается одно слово. Такие циклы обращения к магистрали называются простыми. Таким образом, циклы магистрали обеспечивают доступ к пространству физической памяти и пространству ввода/вывода. Существует несколько типовых циклов магистрали. Основные циклы магистрали связаны с возможными операциями, выполняемыми в микропроцессорной системе. К ним относятся циклы чтения и записи. При совмещенном вводе/выводе по этим циклам осуществляется как обращение к памяти, так и к портам ввода/вывода. При изолированном вводе/выводе эти циклы разделяются на циклы обращения к памяти и цикла обращения к портам ввода/вывода. Поэтому в микропроцессорной системе с изолированным вводом/выводом выделяется четыре основных цикла: • цикл чтения из памяти; • цикл записи в память; • цикл ввод из порта ввода; • цикл вывода в порт вывода. В случае гарвардской архитектуры вводится также цикл чтения памяти программ. Основными сигналами, связанными с выполнением приведенных выше циклов магистрали, являются сигналы двух типов: • сигналы управления записью/чтением, связанные с обращением к памяти; • сигналы управления записью/чтением (вводом/выводом), связанные с обращением к портам ввода/вывода. Когда применяется изолированный ввод/вывод, используются четыре управляющих сигнала: • чтение данных из памяти MEMRD; • запись данных в память MEMWR; • ввод данных из порта ввода IORD; • вывод данных в порт вывода IOWR. Для гарвардской архитектуры добавляется сигнал чтение памяти программ PMEN. Сигналы MEMRD, MEMWR, IORD, IOWR, PMEN являются как сигналами, определяющими цикл магистрали, так и управляющими синхронизирующими сигналами, показывающими, в какой интервал времени в цикле шины должна осуществляться соответствующая операция, т.е. стробирующими сигналами. В случае ввода/вывода с отображением на память порты ввода/вывода и память не различаются по способу доступа, поэтому можно использовать два стробирующих сигнала RD и WR. Кроме рассмотренной существуют системы с другим составом управляющих сигналов, например, с тремя управляющими сигналами: • MEM/IO, RD, WR. Сигнал MEM/IO указывает, к какому из пространств (памяти или ввода-вывода) осуществляется обращение в данном цикле (выбор пространства), т.е. разделяет циклы обращения к памяти и циклы ввода/вывода, RD – строб чтения, WR – строб записи. Оба эти сигнала являются общими как для памяти, так и для портов ввода/вывода; • MEM/IO, RD/WR, STRB. Сигнал RD/WR указывает, является ли данный цикл циклом записи или циклом чтения (выбор операции чтения или записи), т.е. разделяет циклы чтения и циклы записи, STRB – строб, используемый как для чтения, так и для записи. Если шина данных МП является многобайтной (например, в 16-разрядном МП шина данных состоит из двух байт, в 32-разрядном МП – из четырех и т.д.), то удобно обращение к определенному байту в слове осуществлять с помощью специальных управляющих сигналов. Каждый из этих сигналов выбирает определенный байт шины данных. В этом случае младшие разряды шины адреса становятся не нужными, и они не используются. Оставшиеся старшие разряды адресной шины адресуют многобайтное слово. Так, в 16-разрядной системе отсутствует самый младший разряд A0 шины адреса, и оставшиеся разряды адреса адресуют 16-разрядное слово, а два управляющих сигнала обеспечивают обращение к старшему BHE и младшему BLE байтам шины данных. При этом память состоит из двух параллельно работающих блоков, один из которых хранит старшие байты, а второй – младшие байты всех слов. Аналогично в 32-разрядной системе адресная шина не имеет двух младших разрядов A1, A0, и оставшиеся разряды адреса адресуют 32-разрядное слово, а четыре управляющих сигнала BE3-BE0 прямо определяют выбираемые байты внутри этого слова. При этом память состоит из четырех параллельно работающих блоков, каждый из которых хранит соответствующие байты всех слов. |