Цифровая схемотехника (практикум). Учебное пособие предназначено для выполнения практикума по дис циплинам "Схемотехника электронных средств, "Схемотехника эвм, "Основы микроэлектроники для
 Скачать 0.86 Mb.
|
|
3.3 Счетчики Счетчик - это узел ЭВМ, который осуществляет подсчет количества поступающих от каких-либо устройств импульсов сигналов и хранение кода полученного числа. Основными характеристиками счетчика являются разрешающая способность, быстродействие и информационная емкость. Разрешающая способность - это максимальное время между двумя сигналами, которые надежно фиксируются счетчиком. Быстродействие счетчика - величина, обратная разрешающей способности и равная числу сигналов фиксируемых счетчиком в единицу времени. Информационная емкость - максимальное число импульсов, которые могут быть подсчитаны счетчиком. Емкость счетчика определяется коэффициентом пересчета К. Базовыми элементами, из которых строятся счетчики являются триггеры. Счетчики различаются значением, типом и количеством используемых триггеров, режимами работы, порядком изменения состояний, организации связей между триггерами счетчика и др. 39 Счетчики могут быть одноразрядными, многоразрядными, двоичными, десятичными, а также с любыми целыми коэффициентами пересчета. По способу организации счета счетчики делят на последовательные и параллельные. В последовательных счетчиках переключение триггеров происходит последовательно во времени, в параллельных счетчиках - параллельно (одновременно) во времени. Поскольку в ЭВМ основой является двоичная арифметика, наибольшее распространение получили двоичные счетчики. В большинстве случаев двоичные счетчики строятся на базе Т-триггеров, называемых часто счетными триггерами, осуществляющими последовательное во времени сложение по модулю 2. Можно также говорить, что счетный триггер является делителем частоты входных импульсов на два. Простейший последовательный двоичный счетчик приведен на рисунке 3.18. Рисунок 3.18 – Последовательный двоичный счетчик Нередко требуется осуществлять счет, начиная с некоторого фиксированного числа, которое заносится в счетчик извне. Для этого используются смешанные триггеры из J-K и R-S триггеров, в которых R-S- триггер используется для ввода начального числа отсчета. R-S-триггеры используются также для установки счетчика в 0, когда это необходимо. Последовательный счетчик с параллельной записью информации приведен на рисунке 3.19. Рисунок 3.19 – Последовательный счетчик с параллельной записью информации Схема четырехразрядного вычитающего двоичного счетчика приведена на рисунке 3.20. В отличие от суммирующего счетчика, при функционировании вычитающего происходит не перенос в более старший разряд, а заем из старшего разряда. Для этого используется связь младших разрядов со старшими по выходам q счетных триггеров. Схема универсального четырехразрядного последовательного счетчика приведена на рисунке 3.21. Кроме шины управления параллельной записью 40 информации такой счетчик имеет также шины +1 и -1 для управления направлением счета. Фактически схема является соединением схем рисунка 3.19 и рисунка 3.20. Последовательные счетчики обладают низким быстродействием. Ценой увеличения аппаратурных затрат можно увеличить быстродействие двоичных счетчиков, если строить их по параллельной (синхронной) схеме как показано на рисунке 3.22. В таком счетчике все разряды переключаются параллельно во времени за один такт работы. Рисунок 3.20 – Вычитающий счетчик Рисунок 3.21 – Универсальный четырехразрядный последовательный счетчик с параллельной записью информации Рисунок 3.22 – Универсальный четырехразрядный последовательный счетчик с параллельной записью информации 3.4 Контрольные вопросы 1 Приведите схему Т-триггера на элементах И-НЕ и поясните ее работу 2 Дайте классификацию счетчиков по различным признакам. 41 3 Объясните отличительные особенности функционирования синхронных триггеров и причины их распространения в практике построения устройств. 4 Каковы отличительные особенности реализации двухступенчатых синхронных триггеров, их преимущества перед однотактными? 5 Объясните функционирование всех приведенных в описании практикума триггеров, их особенности. 6 Дайте характеристику синхронных и асинхронных счетчиков. 7 Поясните работу суммирующего, вычитающего и реверсивного счетчиков. 8 Как реализуется счетчик с заданным циклом пересчета? 9 Реализуйте трехразрядный счетчик на D-триггерах. 10 Реализуйте блок-схему таймера, отсчитывающего секунды, минуты до 1часа при частоте задающего генератора # (значение # взять у преподавателя). 11 Дайте классификацию регистров. 12 Какие преобразования кодов могут осуществляться в регистрах? 13 Поясните сущность микрооперации сдвига. 14 Какие микрооперации можно реализовать с помощью регистров? 15 Каким образом определяется быстродействие регистра? 16 Каковы преимущества использования в регистрах универсальных триггеров? 17 Чем отличаются регистры, построенные на JK-триггерах от регистров на D-триггерах? 18 Опишите функционирование регистра при записи и считывании последовательного кода. 19 Каковы два способа параллельной записи информации в регистр и их сравнительная характеристика? 20 Назовите и раскройте суть четырех способов записи и считывания информации в универсальный регистр. 3.5 Порядок выполнения практикума ВНИМАНИЕ! Соблюдайте правила техники безопасности при работе со стендом и приборами как с электрическими установками ! Сетевое питание на стенд и питание на тестируемые схемы подавайте только после полного монтажа схемы и проверки монтажа преподавателем! При подготовке к практикуму в счет часов самостоятельной работы выполните следующее: а) на занятии, предшествующему данному практикуму, получите от преподавателя вариант тестируемых микросхем (таблица 3.2); 42 Таблица 3.2 - Типы тестируемых триггеров Вариант Типы тестируемых триггеров 1 Синхронный одноступенчатый JK-триггер на м/с К155ЛА3 и К155ЛА4; D-, T- , JK- триггер К155ТВ1, К155ТМ2 2 Синхронный одноступенчатый D -триггер на м/с К155ЛЕ1и К155ЛЕ4, D-, T- , JK- триггер на м/с К155 ТВ9, К155ТМ7 3 Синхронный одноступенчатый RS-триггер на м/с К155ЛА3 и К155ЛА4; D-, T- , JK- триггер на м/с К155ТВ1 Таблица 3.3 - Типы тестируемых счетчиков Вариант Типы тестируемых счетчиков 1 К155ИЕ6 2 К155ИЕ10 3 К155ИЕ7 Таблица 3.4 - Типы тестируемых регистров Вариант Типы тестируемых регистров 1 К155ТМ8, К155ИР17 2 К155ИР8, К155ИР13 3 К155ИР1, 155ИР15 б) изучите по основной и дополнительной литературе, приведенной в рабочей программе дисциплины, основы построения и принципы действия триггерных схем; в) проработайте методические указания к настоящему практикуму; г) начертите эскизы схем включения всех предложенных к проверке микросхем, используя общепринятые для выполнения электрических схем обозначения логических элементов и триггеров, источников питания, общих шин, клемм и проводников, приведенные в справочниках. Для проверки функционирования триггеров разработайте схему, в которой для задания сигналов на управляющие входы и синхровходы триггерных схем используются выходы четырехразрядного счетчика, а для контроля состояния выходных сигналов триггеров применяются светодиоды; при этом запись информации в тестируемом триггере производится от формирователя синхроимпульсов. д) составьте таблицы состояний и переходов, иллюстрирующие работу всех триггерных схем. 43 При выполнении практикума в лабораторном классе: - представьте преподавателю заполненные таблицы состояний и переходов, схемы включения и проверки функционирования, составленные при выполнении п.п. 3.5.г), 3.5.д), ответьте на контрольные вопросы и получите у преподавателя разрешение к проведению практикума; - повторите методические указания к настоящему практикуму и изучите органы управления и индикации лицевой панели стенда; - вставьте в сокету стенда одну из испытуемых микросхем заданного варианта (таблица 3.2, 3.3, 3.4). С целью проверки алгоритма работы микросхемы проведите с помощью перемычек монтаж схемы, составленной при подготовке к работе. Проверьте внимательно монтаж схемы и представьте его для проверки преподавателю или лаборанту. Для справки в приложении к настоящим указаниям приведены обозначения элементов; - получите экспериментально таблицы, отражающие алгоритм работы тестируемой микросхемы, задавая поочередно на входы микросхемы выходные двоичные коды с двух счетчиков стенда и наблюдая отклики на выходе схемы с помощью светодиодов. Сравните экспериментальные таблицы с составленными до проведения опыта; - демонтируйте схему, аккуратно сложите все проводники и компоненты и вместе со стендом передайте лаборанту; - подготовьте отчет по практикуму и представьте его для защиты и получения зачета. 3.6 Содержание отчета В отчете должны быть приведены: - теоретический материал в объеме, достаточном для успешной защиты выполненной практикума; - разработанные схемы и составленные таблицы функционирования микросхем; - результаты исследования схем в виде таблиц, раскрывающих алгоритм работы микросхем; - выводы по практикуму. 44 3.7 Условно-графические и буквенно-цифровые обозначения триг- герных устройств Рисунок 3.23 – Условно – графические обозначения тестируемых ИС 45 4 Практикум "Запоминающие устройства" Выполнение практикума позволяет: - изучить принципы работы серийно изготавливаемых запоминающих устройств, выполненных по К и n-МОП технологии; - овладеть практическими методами записи и считывания, редактирова- ния и программирования ППЗУ с ультрафиолетовым стиранием информации. В практикум включены сведения о следующих запоминающих устройст- вах: - оперативные запоминающие устройства статического типа; - оперативные запоминающие устройства динамического типа; - программируемые постоянные запоминающие устройства; - перепрограммируемые постоянные запоминающие устройства с воз- можностью стирания информации ультрафиолетовым излучением. 4.1 Оперативные запоминающие устройства статического типа Техника БИС развивается, в первую очередь, по пути повышения степени интеграции цифровых схем с регулярной структурой. Наибольшего успеха в этом направлении достигнуто для БИС с МОП структурами. Различают стати- ческие ОЗУ на n - МОП - структурах и К - МОП - структурах. На рисунке 4.1 показаны схемы ячеек ОЗУ статического типа на n-МОП транзисторах. Схемы ячеек рисунок 4.1 а), б) предназначены для ЗУ со словар- ной организацией. Схемы ячеек рисунок 4.1 в), г) обеспечивают построение ЗУ с координатной произвольной выборкой. Рисунок 4.1 – Схемы ячеек ЗУ статического типа, выполненных на МОП– транзисторах с n-каналами 46 На рисунке 4.2 а) показана ячейка КМОП ОЗУ со словарной выборкой, а на рисунке 4.2 б) с координатной. Рисунок 4.2 – Схемы ячеек ЗУ статического типа, выполненных на МОП– транзисторах n и p-типа (комплементарная МОП-структура – КМОП) В обоих случаях ячейка ЗУ содержит триггер, являющийся элементом памяти и управляющие ключи для выбора ячейки, записи и считывания инфор- мации. Так как энергопотребление КМОП - ячеек гораздо ниже, чем n-МОП, то уровень интеграции, достигаемый в КМОП ОЗУ существенно выше уровня n- МОП. В практикуме предлагается изучить микросхему ОЗУ КМОП типа КР537РУ10 (2816). Эта микросхема содержит 2048 восьмиразрядных слов опе- ративной памяти (см. справочник по микросхемам). На рисунке 4.3 показана блок-схема ОЗУ КР537РУ10 (2816). А – адресная шина; D – двунаправленная шина данных; DCx – дешифратор строк; DCy – дешифратор столбцов. Рисунок 4.3 – Структурная схема микросхемы статической памяти КР537РУ10 Микросхема содержит матрицу-накопитель емкостью 2048*8 бит. Выбор каждого из 2048 слов осуществляется с помощью дешифраторов строк DCx и 47 столбцов DCy матрицы соответственно. Микросхема может работать в трех режимах: режим считывания, режим записи и режим хранения. Режим работы определяется сигналами, подаваемыми на входы схемы управления согласно временной диаграмме, показанной на рисунке 4.4. В режиме хранения микросхема КР537РУ10 (2816) характеризуется весь- ма низким энергопотреблением (не более 20 мкА). А - сигналы адресной шины; D - сигналы шины данных; СЕ, СО – строб-сигналы записи – считывания; W – сигнал разрешения записи – считывания. Рисунок 4.4 – Временные диаграммы записи и считывания данных мик- росхемы КР537РУ10 4.2 Оперативные запоминающие устройства динамического типа Динамические ОЗУ строятся по n-МОП технологии и характеризуются отсутствием транзисторов, работающих в качестве нагрузочных резисторов. Простейшая динамическая ячейка показана на рисунке 4.5 а). Во время записи управляющий импульс шины адреса открывает транзисторы Т1 и Т2. При этом емкости затворов С1 и С2 заряжаются током разрядных шин. Для регенерации содержимого ячейки необходимо повторять запись или счи- тывание через определенные интервалы времени. Регенерация может произво- диться также с помощью общего тактирующего устройства через каждые 1..20 мс (в зависимости от уровня интеграции компонент накопителя) одновременно во всех элементах одной из строк матрицы. Для этого необходимо, чтобы вы- полнялись два условия: - схемы дешифрации адреса и выбора ячеек должны позволять одновре- менную выборку всех элементов одной из строк матрицы накопителя; - схемы, связанные с разрядными шинами, должны рассчитываться на достаточно большие токи, чтобы обеспечить потенциал на этих шинах близкий к нулевому. В динамической ячейке ЗУ, схема которой приведена на рисунке 4.5б), информация хранится на конденсаторе С. Схема, показанная на рисунке 4.5в), 48 выполнена аналогичным образом, но имеет раздельные шины для записи и счи- тывания информации. Роль "хранилища" информации во всех схемах играет емкость затвор-исток транзистора Т1. В схеме рисунок 4.5в) при записи 1 эта емкость заряжается в течении действия импульса "запись", поступающего на затвор Т2. Считывание инфор- мации производится через транзистор Т3, отпираемый сигналом "считывание", при этом потенциал на выходе ячейки зависит от напряжения на емкости С. При высоком уровне напряжения на емкости транзистор Т1 открыт и на выходе будет напряжение, близкое к нулю. При отсутствии заряда на емкости будет считываться сигнал 1. Схема динамической ячейки памяти на рисунке 4.5г) ха- рактеризуется наличием раздельных шин разрешения записи и считывания при общей информационной шине "записи-считывания". Применение таких ячеек позволяет значительно упростить топологию БИС-ЗУ и повысить плотность компоновки ячеек на кристалле. D зап - линия записи шины данных i – разряда; D счит - линия считывания i – разряда шины данных; А – адресная шина записи – считывания i – разряда; А зап – адресная шина записи; А счит – адресная шина считывания; D счит/зап – линия считывания и записи i – разряда шины данных. Рисунок 4.5 – Схемы ячеек памяти динамических ЗУ 49 А i – адресная шина; D i – вход данных для записи информации; D о – выход данных для считывания информации; W/R – вход разрешения записи/считывания; ras – вход сигнала выбора строк; cas - вход сигнала выбора столбцов. Рисунок 4.6 – Условно – графическое обозначение и структурная схема микросхемы КР565РУ5Г Условное обозначение и блок-схема ОЗУ динамического типа КР565РУ5Г емкостью в 65536*1 бит приведены на рисунке 4.6. В микросхеме применено мультиплексирование адресных шин. При этом адрес выбираемой ячейки памяти загружается в микросхему через адресный интерфейс побайтно последовательно во времени и запоминается в регистре адреса. Микросхема ра- ботает в трех режимах: записи, считывания и хранения данных. Режим хране- ния характеризуется пониженным энергопотреблением. 4.3 Программируемые постоянные запоминающие устройства с од- нократной записью информации Однократно программируемые постоянные запоминающие устройства (ОПЗУ) - это наиболее дешевые, емкие и быстродействующие БИС. Существу- ет три основных способа построения ОПЗУ: - использование плавких перемычек; - использование прожигаемых кремниевых перемычек ; - программирование на одном из дополнительных (промежуточных) этапах изготовления (масочные ОПЗУ). В данном практикуме рассматривается ОПЗУ ТТL - типа с прожигае- мыми кремниевыми перемычками - КР556РТ4 и КР556РТ5. Микросхема КР556РТ4 содержит 256*4, а КР556РТ5 512*8 ячеек программируемой памяти. Микросхемы состоят из матриц накопителя, дешифраторов адресов, из матри- цы шин, обеспечивающих прожигание перемычек и мощных ключей для ком- 50 мутации прожигающего тока. Условно–графическое обозначение ОПЗУ К556РТ5 показано на рисунке 4.7. U упр - вход сигнала управления; U – вход напряжения питания; OV - вход общей шины питания и сигналов; A 0 – A 8 – девятиразрядная шина адреса; D 0 – D 7 – восьмиразрядная шина данных; CS1 – CS4 – сигналы выбора кристалла. Рисунок 4.7 – Условно – графическое обозначение микросхемы с одно- кратной записью информации К556 РТ5 На рисунке 4.8 показан фрагмент матрицы накопителя ОПЗУ. Рисунок 4.8 – Фрагмент матрицы накопителя ОПЗУ На рисунке 4.9 приведены временные диаграммы сигналов и напряжения, обеспечивающие программирование. 51 Рисунок 4.9 – Временные диаграммы программирования («прожигания») данных в ОПЗУ 4.4 Перепрограммируемые постоянные запоминающие устройства с возможностью стирания ультрафиолетовым излучением Перепрограммируемые постоянные запоминающие устройства с возмож- ностью стирания записи ультрафиолетовым излучением или электрическим способом допускают многократное стирание записываемой информации. Это достигается благодаря уникальным электрическим свойствам МОП - транзи- сторов с изолированными (плавающими) затворами. Из-за возможности много- кратного стирания информации, микросхемы такого вида называют многократ- но-программируемыми ПЗУ (МПЗУ). МПЗУ строятся на n- или К-МОП струк- турах, как показано на рисунке 4.10. Изолированные затворы полевых транзисторов матрицы на рисунке 4.10 гальванически разъединены от всех цепей схемы и от кремниевой подложки тонким слоем двуокиси кремния. Изоляционный слой настолько тонок, что ме- жду плавающим затвором и обычным затвором, т.е. шиной программирования (U упр ), возникает наведенный заряд на "плавающем" затворе сквозь изолирую- щий слой окиси кремния при прохождении через шину программирования им- пульса тока. В результате этого при программировании на изолированных (пла- вающих) затворах возникает отрицательный заряд, который, благодаря высо- кому удельному сопротивлению двуокиси кремния, может сохраняться неиз- меннымв течении многих лет. Эти заряды закрывают или открывают каналы полевых транзисторов. Например, если плавающий затвор данного транзистора заряжен отрицательным зарядом, то транзистор с n-каналом закрыт, а если нет, то открыт. 52 +Е – напряжение питания; А i – линия адресной шины; D i – разрядные линии шины данных. Рисунок 4.10 – Фрагмент матрицы накопителя МПЗУ с полевыми тран- зисторами с изолированными затворами Микросхемы типа КР573 РФ2 являются перепрограммируемыми посто- янными запоминающими устройствами со стиранием информации ультрафио- летовым излучением емкостью 2048 байт. Микросхемы большей емкости КР573РФ4, РФ6, РФ8 по построению подобны микросхеме КР573РФ2. Эти микросхемы являются аналогами зарубежных микросхем типа 2716, 2732, 2764, 27128, 27256, 27512. Стирание информации осуществляется путем облучения кристаллов мик- росхем ультрафиолетовым излучением через специальное окно в корпусе мик- росхемы. При этом под действием облучения двуокись кремния частично иони- зируется по всему объему, где проникает излучение и теряет свои изоляцион- ные свойства. Заряд затвора стекает на подложку и полевые транзисторы снова закрываются. |