Отн. Основы теории надежности РЭС. 1. основные характеристики надежности рэс и радиокомпонентов характеристики надежности рэс
 Скачать 0.64 Mb.
|
|
Способ построения СВК по модулю 2. Этот способ тоже имеет типо- вую схему реализации (рис. 5.3), которая содержит дополнительное цифро- вое устройство ДЦУ и группу многовходовых суммматоров по модулю 2. За счет более простой (по сравнению с основным ЦУ) схемы ДЦУ в ряде случа- ев может быть получена значительная экономия аппаратных средств. Пред- полагается, что ЦУ и ДЦУ представляют собой синхронные автоматы с об- щим входом синхронизации СИ. По известной таблице переходов ЦУ и его схеме находятся группы независимых выходов, а затем структура ДЦУ. По- дробная методика приведена в [5], здесь же рассмотрим простейший вариант задачи, когда ЦУ представлено схемой комбинационного типа. Рис. 5.3 В этом случае 2 выхода ЦУ независимы, если при любом наборе вход- ных переменных оба выхода имеют правильные значения (при неисправ- X 1 , …, X n Z 1 , …, Z k k l n n СИ ДЦУ ЦУ М2 М2 79 ности какого-либо элемента). Несколько выходов можно объединить в груп- пу независимых выходов при условии их попарной независимости и сфор- мировать общий выходной сигнал i при помощи свертки по модулю 2 мно- говходовым сумматором. ДЦУ должно формировать выходные сигналы m Z Z Z , , , 2 1 , инверсные значениям сигналов сумматоров ( i i Z ). Взаим- ное соответствие этих сигналов анализируют с помощью уже рассмотренной многоступенчатой схемы сравнения. Для некоторых простейших типов автоматов с памятью (счетчики, ре- гистры) схемы ДЦУ оказываются элементарными, как, например, в показан- ном на рис. 5.4 СВК сдвигового регистра. Рис. 5.4 Наряду с суммированием по модулю 2 в СВК комбинационных уст- ройств иногда применяют и другие варианты свертки. Заметим, что самопро- веряемые комбинационные устройства допускают реализацию по схеме с од- ним выходом – в этом случае необходимо на одном интервале анализа с по- мощью дополнительного сигнала переключать признак контроля (четность/ нечетность). Очевидно, что это позволяет выявлять константные неисправ- ности при несколько меньших затратах аппаратных средств, но сопровожда- ется почти двукратным ограничением быстродействия. 5.2. Методы построения отказоустойчивых цифровых устройств Отказоустойчивые устройства и системы проектируют с использованием аппаратной и информационной избыточности, причем по мере совершен- ствования технологии производства БИС становится реальным применение весьма сложных структур, еще недавно представлявших лишь теоретический интерес. Большинство этих систем содержит в качестве ядра вычислитель- ные средства, поэтому наряду с традиционными структурными методами по- φ 1 Z 2 φ 2 =1 Z 3 Z 4 X 1 1 Z J C K TT D C RG =1 1 2 4 8 • СИ 1 Z 80 вышения надежности (мажоритарное резервирование, дублирование и т. п.) таких компонентов, как процессор, для запоминающих устройств, представ- ляющих регулярные структуры из однотипных элементов, разработаны и другие более экономичные способы. Избыточные структуры со сравнением выходных сигналов. В эту группу входят 3 способа: мажоритарное резервирование, резервирование с пороговой схемой контроля (ПСК) и резервирование по методу полного пар- ного сравнения. Мажоритарное резервирование широко применяется в силу простоты перехода от неизбыточной реализации к избыточной. Как правило, исполь- зуют троированные мажоритарные структуры, состоящие из трех иден- тичных устройств, на выходах которых включены мажоритарные элементы. С учетом магистральной (шинной) организации цифровых устройств количе- ство мажоритарных элементов определяется разрядностью магистралей и при поэлементном резервировании может быть значительным. Рис. 5.5 Резервирование с пороговой схемой контроля (рис. 5.5) характеризуется кратной избыточностью с включением пороговых элементов ПЭ, число кото- рых определяется размерностью выхода ЦУ. Структурная схема на рис. 5.5 для простоты имеет только 2 выходных сигнала, поэтому в общем случае ко- X 1 , …, X m ЦУ 1 ЦУ 2 ЦУ N КЭ 11 КЭ 12 КЭ 21 КЭ 22 КЭ N1 КЭ N2 ПЭ 1 ПЭ 2 Z 11 Z 12 Z 21 Z 22 Z N1 Z N2 Z 1вых Z 2вых m m m 81 личество коммутирующих элементов КЭ может быть значительным. Порого- вый элемент реализует вычисление функции выхода ] sign 1 [ 5 , 0 1 вых T Z Z N j ji i , где T – порог. Все входы ij Z имеют единичный вес, поэтому реализация ПЭ оказывает- ся тривиальной – достаточно применить стандартные ИМС сравнения кодов (например, 564ИП2). Схема КЭ показана на рис. 5.6. Рис. 5.6 Сигнал начальной установки триггера обеспечивает открытое состояние выходного вентиля, и на ПЭ поступает сигнал ij Z . При исправном состоянии всех элементов ( i ЦУ ) на выходах всех сумматоров по модулю 2 0 вых i i Z Z , поэтому состояния триггеров неизменны. При появлении не- исправности на одном из выходов i ЦУ установится значение i ij Z Z , про- изойдет переключение триггера, и на вход ПЭ будет постоянно поступать нулевой уровень. При одном неисправном ЦУ сумма ij Z не может превы- шать N – 1, при двух – N – 2 и т. д. Таким образом, минимальный порог Т = 2 позволяет данной структуре функционировать при N – 2 неисправных ЦУ. В общем случае значение порога 2 2 N T , однако при 2 N T допустимо появление кратных неисправностей и данная структура совпадает с N -иро- ванной мажоритарной. Наибольшая вероятность безотказной работы дости- гается при Т = 2. Для приближенной оценки пригодна формула N N p p p N P ) 1 ( ) 1 ( 1 0 0 1 0 ПСК , где 0 p – вероятность безотказной работы одного ЦУ. К ПЭ вых i Z S R T & ° =1 ij Z Установка 82 При реализации системы в виде набора идентичных микропроцессорных модулей перспективны избыточные структуры со схемами полного попарного сравнения (рис. 5.7). Рис. 5.7 Устройство попарного сравнения представляет собой набор двухвходо- вых сумматоров по модулю 2, общее количество которых 2 N C k определяется размерностью выхода ЦУ. При неисправности на одном из выходов ij Z де- тектор формирует сигнал 1 i F обнаружения ошибки в i ЦУ , а коммутатор отключает неисправный канал. В общем случае допустимо появление неисправностей на одноименных выходах не более чем N –2 устройств. Методы повышения надежности запоминающих устройств. Запо- минающие устройства (ЗУ) могут быть выделены в особую группу, посколь- ку они составляют значительную по объему часть радиоэлектронных средств и состоят из большого числа однотипных элементов. Это позволяет приме- нить в проектировании как структурное, так и информационное резерви- рование, причем не только для улучшения эксплуатационных характеристик, но и для повышения выхода годных запоминающих устройств при их произ- водстве. Характерным видом отказов ЗУ является отказ, вызванный дефектами кристалла, что типично для любых БИС, однако в ЗУ наблюдаются и специ- Коммутатор ЦУ 1 ЦУ 2 ЦУ N X 1 , …, X n Z 1 , …, Z K F 1 , …, F N Устройство попарного сравнения Z 11 , …, Z 1K Z 21 , …, Z 2K Z N1 , …, Z NK Детектор n n n K K K K K K K N 83 фические варианты. Так, в динамических ЗУ важнейшей причиной сбоев яв- ляется воздействие альфа-частиц, излучаемых керамическими корпусами микросхем, интенсивность сбоев на порядок превышает интенсивность отка- зов. Следует отметить также сильную зависимость времени регенерации oт условий эксплуатации (при изменении температуры). Микросхемы ЗУ имеют, как известно, матричную структуру, вследст- вие чего возможно появление однобитовых отказов (отказ одного запомина- ющего элемента), отказа строки или столбца (отказ дешифраторов, формиро- вателей или усилителей записи/считывания) или полного отказа БИС (неис- правность ввода/вывода). Соотношение различных отказов зависит от емкос- ти ЗУ и для оперативных и репрограммируемых ЗУ емкостью 16 Кбит рас- пределяется между указанными причинами примерно поровну. Модули памяти большой емкости обычно содержат так называемое об- рамление (шинные формирователи, схемы регенерации и т. д.) из микросхем малой степени интеграции до 20…25 % от количества БИС ЗУ. С учетом БИС ИМС 1 , 0 соответствующее увеличение интенсивности отказов невели- ко. Резервированное ЗУ сохраняет свою работоспособность при наличии в нем нескольких отказавших элементов, если число отказов по одному адресу не превышает корректирующие возможности используемого метода коррек- ции ошибок. Наиболее распространенным методом обнаружения ошибок является контроль по модулю 2, так как при независимых ошибках преобладают одно- кратные. Для хранения контрольных разрядов используют дополнительные БИС ЗУ, причем если адресуемой величиной является байт, то информаци- онное слово любой длины контролируется по битам. Для независимых оши- бок (ЗУ с форматом 1 N бит) вероятность появления ошибки кратности К в слове из М бит будет K M K K M p p C K P 0 0 ош ) 1 ( ) ( , где 0 p – вероятность отка- за или сбоя в одном запоминающем элементе. Для обнаружения пакетных ошибок длиной l символов в слово нужно ввести l контрольных разрядов, каждый из которых вычисляется сумми- рованием по модулю 2 информационных разрядов слова, отстоящих друг от друга на длину пакета. Обнаружение ошибок в сочетании с дублированием позволяет исключительно просто реализовать защиту информации в ЗУ, од- нако при больших объемах памяти более эффективно применение коррек- тирующих кодов (информационное резервирование). 84 Для исправления ошибок кратности l требуется, чтобы код имел мини- мальное кодовое расстояние 1 2 min l d . Значение min d определяется наи- меньшим из расстояний ) , ( j i B B d между кодовыми комбинациями i B и j B (метрика Хэмминга). Наибольшее распространение на практике получили коды Хэмминга, для которых разработаны достаточно простые алгоритмы кодирования и декодирования. БИС обнаружения и исправления ошибок (ОИО), как правило, предназ- начены для исправления однобитовых и обнаружения двухбитовых ошибок в ЗУ с произвольной выборкой, что достигается применением кода Хэмминга с 4 min d . Так, например, БИС ОИО К555ВЖ1 рассчитаны на работу с 16-бит- ным форматом слова в коде (22,16). Для хранения 6 избыточных разрядов объем памяти приходится увеличить на 37 %. Структурная схема ЗУ с кор- рекцией ошибок показана на рис. 5.8. Рис. 5.8 Формирователь контрольных разрядов ФКР в соответствии с порожда- ющей матрицей кода Хэмминга вырабатывает 6 контрольных бит. Информа- ционные и контрольные разряды, хранящиеся в ЗУ, при считывании посту- пают на генератор синдрома ГС, указывающий место ошибки в слове. Фор- мирователь вида ошибки ФВО по синдрому вырабатывает признак (0 или М ) однобитовой или двухбитовой ошибок. Исправление ошибки в данных (ин- версию бита) осуществляет сумматор по модулю 2 М2, управляемый дешиф- ратором синдрома ДС. БИС ОИО имеет в своем составе все (кроме ЗУ) устройства, показанные на рис. 5.8, и 4 режима работы: формирование кон- трольных разрядов, запись информационных и контрольных разрядов из ЗУ в БИС, блокировка информации и разрешение флагов ошибок, выдача исправ- ленной информации и синдрома ошибок. Переключение режима осуществля- ется двумя внешними сигналами управления, поэтому одна БИС ОИО может обслуживать ЗУ с интерфейсом «общая шина». Часто для упрощения син- 16 D 15…0 ЗУ 1 ЗУ 2 ФКР ГС М2 ДС ФВО 0,М 16 16 16 6 2 6 6 6 85 хронизации и уменьшения временных задержек (из-за переключения режима БИС) применяют две БИС ОИО, разделяя между ними функции кодирования и декодирования. Большими функциональными возможностями обладает БИС К1818ВЖ1, способная выполнить кодирование одним из 8 вариантов. БИС представляет собой программируемый циклический регистр диагностики ошибок с после- довательным вводом информации, состоящий из 16-разрядного регистра сдвига на основе триггеров, тактируемых фронтом внешнего сигнала синхро- низации. На входе каждого триггера включен сумматор по модулю 2 для ор- ганизации различных конфигураций линейной обратной связи. БИС делит поток данных ) ( x H на полином регистра ) ( x P : ) ( ) ( ) ( ) ( x R x P x Q x H . Со- держимое регистра после деления ) ( x R определяет контрольную сумму. Вид полинома устанавливается трехразрядным двоичным кодом, причем преду- смотрено 5 различных полиномов16-й степени, один – 12-й степени и два – 8-й степени. Это позволяет осуществить обработку всех типовых форматов слов, применяемых в цифровых устройствах. Эффективность применения корректирующих кодов можно оценить по данным [5]: в модуле памяти 128К 16-разрядных слов при использовании БИС ЗУ с интенсивностью сбоев 5 с 10 1/ч средняя наработка на отказ при исправлении однократных ошибок возросла с 780 до 260 000 ч. Следует заметить, что информационное резервирование может успешно сочетаться со структурным. Так, в практике нашли применение дублирован- ные ЗУ с двумя вариантами управления модулями памяти (МП). В первом случае при отказе включается резервный МП и также работает до отказа, по- сле чего ЗУ считается неисправным. Во втором варианте при отказе резерв- ного МП считывается информация из первого МП и т. д., пока не встретятся отказы ячеек памяти с одинаковыми адресами. Второй вариант обеспечивает выигрыш по вероятности отказа в 4...5 раз. В заключение рассмотрим применение скользящего резервирования для повышения выхода годных ЗУ. Следует отметить, что применение коррекции в ЗУ осложняет их диаг- ностирование, тестовую проверку и ремонт, поскольку устройство исправ- ления ошибок маскирует место возникновения дефекта. В практике проекти- рования считается целесообразным обеспечить возможность раздельного ди- агностирования ЗУ данных и ЗУ контрольных разрядов, а также схем обна- 86 ружения и исправления ошибок. Для этого в схему, показанную на рис. 5.8, достаточно ввести дополнительный сигнал, управляющий выдачей синдрома на дешифратор и мультиплексор для поочередного считывания данных из обоих ЗУ. Кроме того, возможно введение дополнительных аппаратных средств для запоминания информации о возникающих ошибках. При этом значение синдрома, а также выходные сигналы формирователя вида ошибки поступают в регистр с параллельной записью информации, доступной для контроля. Применение указанных способов позволяет существенно упростить диа- гностирование корректируемых ЗУ и является весьма эффективным сред- ством повышения их ремонтопригодности. Список литературы 1. Половко А. М., Гуров С. В. Основы теории надежности. – СПб.: БХВ– Петербург, 2006. 2. Теория надежности радиоэлектронных систем / Под ред. Г. В. Дру- жинина. – М.: Энергия, 1976. 3. Яншин А. А. Теоретические основы конструирования, технологии и надежности ЭВА. – М.: Радио и связь, 1983. 4. Козлов Б. А., Ушаков И. А. Справочник по расчету надежности аппа- ратуры радиоэлектроники и автоматики. – М.: Сов. радио, 1975. 5. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отка- зоустойчивые системы. – М.: Радио и связь, 1989. 6. Матвеев А. В., Минченко И. С., Митрофанов А. В. Статистический контроль качества: Учеб. пособие. – СПб.: Изд-во СПбГЭТУ «ЛЭТИ», 2005. ОГЛАВЛЕНИЕ 1. ОСНОВНЫЕ ХАРАКТЕРИСТИКИ НАДЕЖНОСТИ РЭС И РАДИОКОМПОНЕНТОВ...................................................................................... 3 1.1. Характеристики надежности РЭС.......................................................... 3 1.2. Надежность восстанавливаемых устройств.......................................... 9 1.3. Влияние коэффициентов нагрузки и условий эксплуатации на надежность радиокомпонентов................................................................... 13 1.4. Оценка надежности РЭС при внезапных отказах............................... 19 1.5. Анализ приработочных отказов............................................................ 22 1.6. Преобразование логических схем надежности РЭС........................... 24 2. МЕТОДЫ ПОВЫШЕНИЯ НАДЕЖНОСТИ РЭС.......................................... 29 2.1. Резервирование РЭС.............................................................................. 29 2.2. Оптимальное резервирование РЭС....................................................... 40 3. ЭЛЕМЕНТЫ ТЕОРИИ МАССОВОГО ОБСЛУЖИВАНИЯ ПРИ АНАЛИЗЕ НАДЕЖНОСТИ ВОССТАНАВЛИВАЕМЫХ СИСТЕМ.................................. 46 3.1. Основные понятия.................................................................................. 46 3.2. Теорема А. Н. Колмогорова для марковских случайных процессов....................................................................................................... 48 3.3. Вероятность работоспособного состояния восстанавливаемой системы........................................................................................................... 50 4. ОЦЕНКА ТОЧНОСТИ ПАРАМЕТРОВ РЭС................................................. 60 4.1. Основные характеристики допусков.................................................... 60 4.2. Методы оценки погрешностей выходных параметров РЭС.............. 64 4.3. Анализ допусков выходных параметров РЭС..................................... 69 4.4. Определение рациональных допусков на параметры элементов...... 74 5. ОТКАЗОУСТОЙЧИВЫЕ УСТРОЙСТВА РЭС............................................. 76 5.1. Функциональное диагностирование цифровых устройств................ 76 5.2. Методы построения отказоустойчивых цифровых устройств........... 79 СПИСОК ЛИТЕРАТУРЫ..................................................................................... 86 |